最新微型计算机原理及应用课件第六章输入和输出第一讲PPT课件.ppt

《最新微型计算机原理及应用课件第六章输入和输出第一讲PPT课件.ppt》由会员分享，可在线阅读，更多相关《最新微型计算机原理及应用课件第六章输入和输出第一讲PPT课件.ppt（49页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、微型计算机原理及应用课件第微型计算机原理及应用课件第六章输入和输出第一讲六章输入和输出第一讲6.1 输入/输出接口概述接口解决微处理器与外设之间的差异接口解决微处理器与外设之间的差异 外设种类多外设种类多信号类型有机械的、物理的、电信号等信号类型有机械的、物理的、电信号等信号形式有脉冲、模拟量或数字量信号形式有脉冲、模拟量或数字量数据传输率数据传输率不同不同数据格式数据格式不同不同数据传输方式数据传输方式不同，有并行、串行之分不同，有并行、串行之分CPUCPU与外设都是面向接口而非直接联络与外设都是面向接口而非直接联络 2 2 2 2接口电路的结构 数据数据缓冲器缓冲器状态状态寄存器寄存器控制

2、控制寄存器寄存器接外设一侧接外设一侧 主主机机外外设设 总线驱动总线驱动地址译码地址译码控制逻辑控制逻辑接接CPU一侧一侧DBABCB数据信息数据信息控制信息控制信息状态信息状态信息端口端口接口接口接口接口实现对实现对实现对实现对CPUCPUCPUCPU数据总线速度数据总线速度数据总线速度数据总线速度和驱动能力的匹配和驱动能力的匹配和驱动能力的匹配和驱动能力的匹配实现各寄存器端口实现各寄存器端口实现各寄存器端口实现各寄存器端口寻址操作寻址操作寻址操作寻址操作 实现接口电路中的各寄存器端口的实现接口电路中的各寄存器端口的实现接口电路中的各寄存器端口的实现接口电路中的各寄存器端口的读读读读/写操作

3、和时序控制写操作和时序控制写操作和时序控制写操作和时序控制 9 9 9 9接口电路的分类数据传送方式：数据传送方式：并行接口并行接口串行接口串行接口功能选择的灵活性：功能选择的灵活性：可编程接口可编程接口不可编程接口不可编程接口数据传送操作的同步方式：数据传送操作的同步方式：同步接口同步接口异步接口异步接口通用性：通用性：通用接口通用接口专用接口专用接口 101010106.2 I/O端口的编址方式为了区分接口电路的各个寄存器，系为了区分接口电路的各个寄存器，系统为它们各自分配了一个地址，称为统为它们各自分配了一个地址，称为I/OI/O端口地址端口地址，以便对它们进行寻址并，以便对它们进行寻址

4、并与存储器地址相区别与存储器地址相区别I/OI/O端口有端口有两种编址方式两种编址方式：存储器映像：存储器映像方式、方式、I/OI/O独立编址方式独立编址方式 111111111、存储器映像编址指指I/OI/O端口与存储器端口与存储器共享共享一个寻址空间，一个寻址空间，又称为又称为统一编址统一编址。在这种系统中，。在这种系统中，CPUCPU可以用可以用同样的指令同样的指令对对I/OI/O端口和存储器端口和存储器单元的进行访问。单元的进行访问。优点优点：对：对I/OI/O口的访问灵活方便，有利口的访问灵活方便，有利于提高端口数据的处理能力。于提高端口数据的处理能力。缺点缺点：I/OI/O端口占用

5、了主存地址，相对端口占用了主存地址，相对减少了主存的可用范围。减少了主存的可用范围。121212122、I/O独立编址（一）指主存地址空间和指主存地址空间和I/OI/O端口地址空间端口地址空间相互独立，分别编址。相互独立，分别编址。CPUCPU通过通过指令指令来区分是访问来区分是访问I/OI/O口还是存储单元口还是存储单元优点优点：主存和：主存和I/OI/O端口的地址可用范端口的地址可用范围都比较大；围都比较大；缺点缺点：I/OI/O指令的功能一般比较弱，指令的功能一般比较弱，在在I/OI/O操作中必须借助操作中必须借助CPUCPU的寄存器进的寄存器进行中转行中转 131313132、I/O独

6、立编址（二）8080X86X86系列微处理器采用独立的系列微处理器采用独立的I/OI/O编址方式编址方式CPUCPU使用地址总线中的使用地址总线中的A0A0A15A15来寻来寻址址I/OI/O口，故最大口，故最大I/OI/O空间是空间是6464K K个字个字节端口（或节端口（或3232K K个字端口个字端口）14141414两种编址方式比较（一）I/O空空间间内内存存空空间间I/O空空间间内内存存空空间间分别是分离分别是分离编址？还统编址？还统一编址？一编址？15151515两种编址方式比较（二）存储器CPUABDBCB接口外设接口外设CPUABDBCB存储器存储器读写存储器读写 I/O读写读

7、写 161616166.3 I/O接口的访问控制微机系统的每个端口都有惟一的端口地址微机系统的每个端口都有惟一的端口地址端口地址：经译码电路译码后产生端口地址：经译码电路译码后产生端口选端口选通信号通信号，控制端口的，控制端口的读读/写操作写操作 17171717I/OI/O端口的地址分配 8080X86X86系系列列微微处处理理器器提提供供1616条条地地址址线线访访问问I/OI/O端端口口,编编址址可可达达6464K K个个字字节节端端口口或或者者3232K K个个字字端端口口。IBMIBM系列采用非完全译码方式，即只考虑了系列采用非完全译码方式，即只考虑了低低1010位地址线位地址线A0

8、-A9A0-A9，I/OI/O端口地址范围是端口地址范围是00000000H-03FFHH-03FFH，总共只有总共只有10241024个字节个字节端口端口 8038680386微处理器或此后的微处理器构成的微机微处理器或此后的微处理器构成的微机系统，采用全译码的方法，端口为系统，采用全译码的方法，端口为6464K K个字节个字节端口或端口或3232K K个字端口个字端口 18181818I/O端口地址选用的原则自行设计接口电路或给微机系统添加接口自行设计接口电路或给微机系统添加接口卡时，必须卡时，必须避免端口地址发生冲突避免端口地址发生冲突 申明保留的地址，不要使用申明保留的地址，不要使用用

9、户可使用用户可使用300300H-31FHH-31FH地址地址 19191919I/OI/O端口的地址译码将来自地址总线上的地址代码翻译成为所需要访问端口的选通信号I/O端口地址译码电路结构 译码电路的输入信号地址信号：由地址范围决定 控制信号：数据流向（读/写）、数据宽度（8位/16位）、是否采用奇/偶地址和DMA传送方式 译码电路的输出信号：接口芯片的片选信号 端口的读写控制：输入需要缓冲，输出需要锁存 20202020I/OI/O地址译码方法 地址译码的方法灵活多样地址译码的方法灵活多样 高位地址线高位地址线与与CPUCPU的控制信号进行组合，经的控制信号进行组合，经译码电路产生译码电路

10、产生I/OI/O接口芯片的片选信号接口芯片的片选信号CSCS，实现实现系统中的接口芯片寻址系统中的接口芯片寻址 低位地址线低位地址线直接接到直接接到I/OI/O接口芯片的地址引接口芯片的地址引脚，进行脚，进行I/OI/O接口芯片的接口芯片的片内端口寻址片内端口寻址 212121216.5 I/O6.5 I/O接口的数据传输控制方式 外设的速度与外设的速度与CPUCPU相比要慢好几个数量级，且不同相比要慢好几个数量级，且不同外设之间的速度也相差很大，为了保证数据传输外设之间的速度也相差很大，为了保证数据传输的可靠性，的可靠性，CPUCPU一定要等外设准备就绪之后才能执一定要等外设准备就绪之后才能

11、执行输入行输入/输出操作输出操作，而外设就绪的时刻对，而外设就绪的时刻对CPUCPU而言而言是随机的，因此是随机的，因此需要同步需要同步。三种三种I/OI/O同步控制方式：同步控制方式：程序控制方式程序控制方式：无条件程序控制和程序查询：无条件程序控制和程序查询中断控制方式中断控制方式直接存储器存取方式直接存储器存取方式，DMADMA方式方式 22222222无条件程序控制方式（一）最简单的最简单的I/OI/O控制方式，控制方式，CPUCPU可以随时根据可以随时根据需要无条件地读写需要无条件地读写I/OI/O端口端口外设要求：简单，数据变化缓慢，操作时外设要求：简单，数据变化缓慢，操作时间固定

12、，如一组开关或间固定，如一组开关或LEDLED显示管。显示管。外设被外设被认为始终处于就绪状态认为始终处于就绪状态接口特点接口特点CPUCPU的的DBI/ODBI/O接口接口(输出锁存器输出锁存器)外设外设CPUCPU的的DBI/ODBI/O接口接口(输入缓冲器输入缓冲器)外设外设 23232323无条件程序控制方式（二）数据输入数据输入缓冲器端缓冲器端口口数据输出数据输出锁存器端锁存器端口口输入数据输入数据输出数据输出数据端口端口译码译码器器RDABDBWRM/IO 24242424无条件程序控制方式（三）例例START:MOVDX，INPORTINAL，DX；读入按键状态读入按键状态TES

13、TAL，01H；判断最低位按键判断最低位按键JNZK1；最低位按键没闭合，转最低位按键没闭合，转MOV AL，01H；最低位发光最低位发光JMPDISPK1：TESTAL，02H；JNZK2；次低位按键没闭合，转次低位按键没闭合，转MOV AL，03H；最低最低2位发光位发光JMPDISP.DISP:DISP:MOV DXMOV DX，OUTPORTOUTPORTOUT DXOUT DX，ALAL；JMP STARTJMP START 25252525程序查询输入方式(条件传送方式)u接口特点：避免了对端口的接口特点：避免了对端口的“盲读盲读”、“盲写盲写”，数据传送的可靠性高，并且硬件接口相

14、对简单。，数据传送的可靠性高，并且硬件接口相对简单。缺点是缺点是CPUCPU工作效率低，工作效率低，I/OI/O响应速度慢响应速度慢；u外设要求：状态口和数据口外设要求：状态口和数据口 u在有多个外设的系统中，在有多个外设的系统中，CPUCPU的查询顺序由的查询顺序由外设外设的优先级的优先级确定确定u一种一种CPUCPU主动、外设被动主动、外设被动的的I/OI/O操作方式，很好操作方式，很好地解决了地解决了CPUCPU与外设之间的与外设之间的同步同步问题问题 26262626查询控制的程序流程 READY?读取状态端口读取状态端口 读读/写数据端口写数据端口Y YN N状态端口复位状态端口复位

15、 27272727程序查询方式的输入接口电路数据缓冲器数据缓冲器(输入端口输入端口)状态缓冲器状态缓冲器（输入端口）（输入端口）输输入入设设备备数据端口读选通数据端口读选通状态端口读选通状态端口读选通DB(数据、状态数据、状态)锁锁存存器器输入数据输入数据输入选通输入选通RQD5VREADYD0 28282828数据端口数据端口数据端口数据端口(8(8位位位位)状态端口状态端口状态端口状态端口(1(1位位位位)READYREADYREADY?输入状态信息输入状态信息 输入数据信息输入数据信息Y YN N状态信息占用数据线的状态信息占用数据线的状态信息占用数据线的状态信息占用数据线的D D0 0

16、位，查询程序如下：位，查询程序如下：位，查询程序如下：位，查询程序如下：QUERY:INALQUERY:INAL，S_PORTS_PORT；状态口地址状态口地址状态口地址状态口地址SARSAR ALAL，1 1JNCJNC QUERYQUERYININALAL，D_PORTD_PORT；D_PORTD_PORT是数据口地址是数据口地址是数据口地址是数据口地址查询输入程序 29292929查询方式的A/D采样 WAIT：IN AL，51H；读状态端口的值TEST AL，10H；判断D4是否为1？JZ WAIT；不是1，等待IN AL，50H；读数据端口的值MOV BUF，AL；将数据送到数据缓冲

17、单元 30303030程序查询输出方式输出选通输出选通数据锁存器数据锁存器（输出端口）（输出端口）状态缓冲器状态缓冲器(输入端口输入端口)输输出出设设备备R RQ QD D5 5V VDBDB（数据、状态）数据、状态）BUSY(1bitBUSY(1bit)ACKACK状态端口读选通状态端口读选通数据端口写选通数据端口写选通 31313131数据端口数据端口数据端口数据端口(8(8位位位位)状态端口状态端口状态端口状态端口(1(1位位位位)BUSYBUSY输入状态信息输入状态信息 BUSY?输出数据信息输出数据信息N NY YQUERYQUERY：ININALAL，S_PORTS_PORT；状态

18、口地址状态口地址状态口地址状态口地址 SARSARALAL，1 1 JC JCQUERYQUERYOUTOUT D_PORT D_PORT，ALAL；D_PORTD_PORT数据口地址数据口地址数据口地址数据口地址查询输出程序 32323232查询方式的打印机接口 WAITWAIT：ININ 7AH 7AH，ALAL；读状态端口读状态端口读状态端口读状态端口 TEST ALTEST AL，04H04H；判断判断判断判断D D2 2是否为是否为是否为是否为0 0？JNZ WAITJNZ WAIT；不是不是不是不是0 0，等待，等待，等待，等待 MOVMOV AL AL，BUFBUF；取数据取数据

19、取数据取数据 OUTOUT 78H 78H，ALAL；将数据送到打印机接口将数据送到打印机接口将数据送到打印机接口将数据送到打印机接口 数据数据端口端口状态状态端口端口数据缓数据缓冲器冲器状态状态检测检测打印机打印机译码译码电路电路触发信号触发信号状态信号状态信号D2数据总线数据总线地址总线地址总线控制总线控制总线信号信号78H7AH接口电路接口电路 33333333多个外设的查询CPU周期性地依次查询每个外设的状态优先权决定了查询次序不具有实时性 34343434u图图6.17 6.17 用查询方式实现用查询方式实现I/OI/O传送的示例传送的示例 u(a)外设与微机接口电路；外设与微机接口

20、电路；(b)外设工作时序外设工作时序 35u第第6 6章章 输入输入/输出技术输出技术 u图图6.18 几种轮询控制流程几种轮询控制流程 36中断控制方式u接口特点接口特点：避免了：避免了CPU CPU 反复低效率的查询，适用反复低效率的查询，适用于于CPUCPU任务繁忙、而数据传送不太频繁的系统中。缺任务繁忙、而数据传送不太频繁的系统中。缺点是硬件电路和处理过程都比较复杂点是硬件电路和处理过程都比较复杂;（中断控制芯（中断控制芯片）片）uCPUCPU被动而外设主动被动而外设主动的的I/OI/O操作方式，较大地提高了操作方式，较大地提高了CPUCPU的工作效率，并使系统具有了实时处理功能的工作

21、效率，并使系统具有了实时处理功能 37373737中断控制方式中断请求触中断请求触发器发器QRD数据缓冲数据缓冲端口译码端口译码端口译码端口译码控制端口控制端口中断屏蔽触发中断屏蔽触发器器QD+5VWR外外设设READYDBABDBINTRINTA中断可被响应的条件：中断可被响应的条件：中断请求中断请求触发器置位；触发器置位；中断屏蔽中断屏蔽触发器清零；触发器清零；CPU内部开放中断内部开放中断；CPU未处理更高级中断未处理更高级中断；CPU现行指令执行完现行指令执行完 38383838中断工作过程外设需要CPU服务时外设I/O接口向CPU发中断请求，INTR=H(中断请求有效)CPU执行完当

22、前指令后,(注:若IF=1)CPU I/O接口 外设发中断响应，/INTA=LCPU执行中断服务程序,CPUI/O接口外设读写数据 39393939DMA控制方式(存储器直接存取)内存与外设间有内存与外设间有大量数据大量数据交换时，采用中断交换时，采用中断方式，每传送一次数据，就必须经历中断处方式，每传送一次数据，就必须经历中断处理的全部步骤，而且一般需要理的全部步骤，而且一般需要借助借助CPUCPU内部内部的寄存器作为中介的寄存器作为中介DMADMA方式：方式：不用不用CPUCPU的寄存器作传数中介的寄存器作传数中介,完完成存储器和外设间的直接传数，成存储器和外设间的直接传数，CPUCPU必

23、须将必须将系统总线的控制权让给系统总线的控制权让给DMAC DMAC 40404040DMA方式原理方框图 DBHOLDCPUHLDAABDMACMEMI/O请求响应 41414141DMA的工作流程 DMAC发存储器地址发存储器地址在总线上传送数据在总线上传送数据传送结束？传送结束？修改地址指针修改地址指针DMA结束，交还总线权结束，交还总线权CPU允许释放总线，向允许释放总线，向DMAC发出总线应答信号发出总线应答信号HLDADMAC向向CPU发总线申请发总线申请HOLDYN 42424242能实现上述操作的DMA控制器的硬件方框图下如图所示。随着大规模集成电路技术的发展，DMA传送已不局

24、限于存储器与外设间的信息交换，而可以扩展为在存储器的两个区域之间，或两种高速外设之间进行DMA传送，如右图所示。DMADMA的三种传输方式的三种传输方式:连续传送（块传送）连续传送（块传送）DMACDMAC申请到总线后，将一块数据传送完后才释放总申请到总线后，将一块数据传送完后才释放总线，而不管中间线，而不管中间DREQDREQ是否有效。是否有效。单次传送（每次传送一个字节）单次传送（每次传送一个字节）每个每个DMADMA周期只传送一个字节就立即释放总线。周期只传送一个字节就立即释放总线。按需传送（猝发传送）按需传送（猝发传送）只要只要I/OI/O接口的数据缓冲可用，就进行传送。接口的数据缓冲

25、可用，就进行传送。(注：注：I/OI/O接口需要有一定大小的接口需要有一定大小的FIFOFIFO缓冲缓冲)45454545YN允许DMADMA请求？DMAC请求总线CPU响应,DMAC获总线控制权DMA传送一个字节块结束？地址增量，计数器减量DMAC释放总线Yl数据块传送N46NYN允许DMADMAC请求总线CPU响应,DMAC获总线控制权DMA传送一个数据块结束？释放总线至少一个总线周期地址增量，计数器减量DMAC释放总线Yl每次传送一个字节测试I/O的DREQ DMA请求？47NYCPU响应,DMAC获总线控制权DMA传送一个字节块结束？测试I/O的DREQ 有效？地址增量，计数器减量释放总线，请求中断无效，释放总线允许DMADMA请求？DMAC请求总线l按需传送YNYN48结束语结束语谢谢大家聆听！谢谢大家聆听！49