最新微机原理与接口课件-第5章第6章存储器IO接口PPT课件.ppt

《最新微机原理与接口课件-第5章第6章存储器IO接口PPT课件.ppt》由会员分享，可在线阅读，更多相关《最新微机原理与接口课件-第5章第6章存储器IO接口PPT课件.ppt（89页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、微机原理与接口课件微机原理与接口课件-第第5章第章第6章存储器章存储器IO接口接口 存储器是微型计算机系统中的重要组成部分。任何存储器是微型计算机系统中的重要组成部分。任何存储器是微型计算机系统中的重要组成部分。任何存储器是微型计算机系统中的重要组成部分。任何CPUCPU构成的微机系统必须配备一定存储容量的存储器。存储器的构成的微机系统必须配备一定存储容量的存储器。存储器的构成的微机系统必须配备一定存储容量的存储器。存储器的构成的微机系统必须配备一定存储容量的存储器。存储器的主要功能是用来存放主要功能是用来存放主要功能是用来存放主要功能是用来存放系统工作时的信息，即程序和数据。系统工作时的信息

2、，即程序和数据。系统工作时的信息，即程序和数据。系统工作时的信息，即程序和数据。存存存存储器容量愈大，能存放的信息就愈多，计算机的能力就愈强。储器容量愈大，能存放的信息就愈多，计算机的能力就愈强。储器容量愈大，能存放的信息就愈多，计算机的能力就愈强。储器容量愈大，能存放的信息就愈多，计算机的能力就愈强。存储器作为计算机系统的重要组成部分，随着更好的存存储器作为计算机系统的重要组成部分，随着更好的存存储器作为计算机系统的重要组成部分，随着更好的存存储器作为计算机系统的重要组成部分，随着更好的存储载体材料的发现及生产工艺的不断改进，储载体材料的发现及生产工艺的不断改进，储载体材料的发现及生产工艺的

3、不断改进，储载体材料的发现及生产工艺的不断改进，争取更大的存储争取更大的存储争取更大的存储争取更大的存储容量、获得更快的存取速度、减小存储器载体的体积以及降容量、获得更快的存取速度、减小存储器载体的体积以及降容量、获得更快的存取速度、减小存储器载体的体积以及降容量、获得更快的存取速度、减小存储器载体的体积以及降低单位存储容量性价比等低单位存储容量性价比等低单位存储容量性价比等低单位存储容量性价比等方面都获得快速的发展。方面都获得快速的发展。方面都获得快速的发展。方面都获得快速的发展。5.2 随机读写存储器5.2.1 静态读写存储器SRAM1.T1和和T2组成一个组成一个双稳态双稳态触发器触发器

4、，用于保存数据。，用于保存数据。T3和和T4为负载管。为负载管。2.如如A点为数据点为数据D，则，则B点点为数据为数据/D。T1T2ABT3T4+5VT5T63.行选择行选择线有效（高电线有效（高电 平）平）时，时，A、B处的处的数据信数据信息通过门控管息通过门控管T5和和T6送送至至C、D点。点。行选择线行选择线CD列选择线列选择线T7T8I/OI/O4.列选择列选择线有效（高电线有效（高电 平）平）时，时，C、D处的处的数据信数据信息通过门控管息通过门控管T7和和T8送送至芯片的数据引脚至芯片的数据引脚I/O。一、静态RAM基本存储电路 二、典型的静态RAM芯片 不不不不同同同同的的的的静

5、静静静态态态态RAMRAM的的的的内内内内部部部部结结结结构构构构基基基基本本本本相相相相同同同同，只只只只是是是是在在在在不不不不同同同同容容容容量量量量时时时时其其其其存存存存储储储储体体体体的的的的矩矩矩矩阵阵阵阵排排排排列列列列结结结结构构构构不不不不同同同同。典典典典型型型型的的的的静静静静态态态态RAMRAM芯芯芯芯片片片片如如如如Intel Intel 61166116（2K82K8位位位位），62646264（8K88K8位位位位），6212862128（16K816K8位）和位）和位）和位）和6225662256（32K832K8位）等。位）等。位）等。位）等。图为图为图为图

6、为SRAM 6264SRAM 6264芯片的引脚图，其容量为芯片的引脚图，其容量为芯片的引脚图，其容量为芯片的引脚图，其容量为8K88K8位，即位，即位，即位，即共有共有共有共有8K8K（2 21313）个单元，每单元）个单元，每单元）个单元，每单元）个单元，每单元8 8位。因此，共需地址线位。因此，共需地址线位。因此，共需地址线位。因此，共需地址线1313条，条，条，条，即即即即A A1212AA0 0；数据线；数据线；数据线；数据线8 8条即条即条即条即I/OI/O8 8I/OI/O1 1、WEWE、OEOE、CECE1 1、CECE2 2的的的的共同作用决定了共同作用决定了共同作用决定了

7、共同作用决定了SRAM 6264SRAM 6264的操作方式。的操作方式。的操作方式。的操作方式。123456789101112131428272625242322212019181716156264 NC A4 A5 A6 A7 A8 A9 A10 A11 A12I/O1I/O2I/O3GNDVCCWECE2A3A2A1OEA0CE1I/O8I/O7I/O6I/O5I/O46264的操作方式的操作方式I/O1 I/O8ININ写写0 01 10 00 0ININ写写1 11 10 00 0OUTOUT读读0 01 10 01 1高阻高阻输出禁止输出禁止1 11 10 01 1高阻高阻未选中未

8、选中 0 0 高阻高阻未选中未选中 1 1 I/OI/O1 1 I/O I/O8 8方式方式WECE1CE2OE SRAM 6264引脚图 三、SRAM存储器与CPU连接8086CPU8086CPU WR WR RD RD62646264WE WE OE OE （一）6225662256是32K*8的CMOS静态RAM 补充：典型存储器芯片和译码器芯片补充：典型存储器芯片和译码器芯片62256工作表（二）3-8译码器74LS13874LS138引脚功能（1）片选信号：G1G2AG2B（2）CBA译码Y0到Y7有效5.2.2 动态读写存储器DRAM 一、基本存储元素行选择线行选择线T1B存储存储

9、电容电容CA列选列选择线择线T2I/O1 1.设设 T1导通时（行选线导通时（行选线1），将），将 A1 写入，则写入，则C上有电荷。上有电荷。2.行选择线有效时，数据通过行选择线有效时，数据通过T1送送至至B处；处；3.列选择线有效时，数据通过列选择线有效时，数据通过T2送送至芯片的数据引脚至芯片的数据引脚I/O；4.为防止存储电容为防止存储电容C放电导致数据放电导致数据丢失，必须定时进行刷新；丢失，必须定时进行刷新；5.动态刷新时行选择线有效，而列动态刷新时行选择线有效，而列选择线无效。（刷新是逐行进行选择线无效。（刷新是逐行进行的。）的。）刷新放大器刷新放大器 二、动态RAM集成芯片21

10、64 一一一一种种种种典典典典型型型型的的的的DRAMDRAM如如如如Intel Intel 21642164。21642164是是是是64K164K1位位位位的的的的DRAMDRAM芯芯芯芯片片片片，片片片片内内内内含含含含有有有有64K64K个个个个存存存存储储储储单单单单元元元元，所所所所以以以以，需需需需要要要要1616位位位位地地地地址址址址线线线线寻寻寻寻址址址址。为为为为了了了了减减减减少少少少地地地地址址址址线线线线引引引引脚脚脚脚数数数数目目目目，采采采采用用用用行行行行和和和和列列列列两两两两部部部部分分分分地地地地址址址址线线线线各各各各8 8条条条条，内内内内部部部部设

11、设设设有有有有行行行行、列列列列地地地地址址址址锁锁锁锁存存存存器器器器。利利利利用用用用外外外外接接接接多多多多路路路路开开开开关关关关，先先先先由由由由行行行行选选选选通通通通信信信信号号号号RASRAS选选选选通通通通8 8位位位位行行行行地地地地址址址址并并并并锁锁锁锁存存存存。随随随随后后后后由由由由列列列列选选选选通通通通信信信信号号号号CASCAS选选选选通通通通8 8位位位位列列列列地地地地址址址址并并并并锁锁锁锁存存存存，1616位位位位地地地地址址址址可可可可选选选选中中中中64K64K存存存存储储储储单单单单元元元元中中中中的的的的任任任任何何何何一一一一个个个个单单单单

12、元元元元。21642164芯芯芯芯片片片片的的的的引引引引脚脚脚脚和内部结构示意如图所示。和内部结构示意如图所示。和内部结构示意如图所示。和内部结构示意如图所示。Intel 2164 DRAM芯片引脚图GNDDinA7A5A4A3A6DoutVCCA0A1A2NC21641 168 9WERASCASA0A7：地址输入：地址输入 8 8条地址线采用分时复用的条地址线采用分时复用的条地址线采用分时复用的条地址线采用分时复用的方法获得存储单元寻址所需的方法获得存储单元寻址所需的方法获得存储单元寻址所需的方法获得存储单元寻址所需的1616条地址线的高条地址线的高条地址线的高条地址线的高8 8位和低位

13、和低位和低位和低8 8位地位地位地位地址线。址线。址线。址线。CAS：列地址选通：列地址选通RAS：行地址选通：行地址选通WE：写允许：写允许Din：数据输入：数据输入Dout：数据输出：数据输出Vcc：电源：电源GND：地：地 掩膜ROM芯片所存储的信息由芯片制造厂家完成，用户不能修改。掩膜ROM以有有/无无跨接管子来区分0/1信息：有为0，无（被光刻而去掉）（被光刻而去掉）为1。5.3.1 掩膜ROM和PROM一、掩膜ROM（Read Only Memory）位线位线字线字线 D D3 3D D2 2D D1 1D D0 0单元单元0 0 1 10 01 10 0单元单元1 1 1 11

14、10 01 1单元单元2 20 01 10 01 1单元单元3 30 01 11 10 05.3 只读存储器ROM 1.1.由浮栅雪崩注入的由浮栅雪崩注入的由浮栅雪崩注入的由浮栅雪崩注入的FAMOSFAMOS器件构成。器件构成。器件构成。器件构成。2.2.当浮栅有足够的电荷积累时，记录的信息为当浮栅有足够的电荷积累时，记录的信息为当浮栅有足够的电荷积累时，记录的信息为当浮栅有足够的电荷积累时，记录的信息为0 0，没有一定的电荷，没有一定的电荷，没有一定的电荷，没有一定的电荷积累时，信息为积累时，信息为积累时，信息为积累时，信息为1 1。3.3.用户可以多次编程。编程加写脉冲后，某些存储单元的用

15、户可以多次编程。编程加写脉冲后，某些存储单元的用户可以多次编程。编程加写脉冲后，某些存储单元的用户可以多次编程。编程加写脉冲后，某些存储单元的PNPN结表结表结表结表面形成浮动栅，阻挡通路，实现信息写入。面形成浮动栅，阻挡通路，实现信息写入。面形成浮动栅，阻挡通路，实现信息写入。面形成浮动栅，阻挡通路，实现信息写入。4.4.用紫外线照射可驱散浮动栅用紫外线照射可驱散浮动栅用紫外线照射可驱散浮动栅用紫外线照射可驱散浮动栅（浮栅上的电荷形成光电流漏）（浮栅上的电荷形成光电流漏），原，原，原，原有信息全部擦除有信息全部擦除有信息全部擦除有信息全部擦除（擦除后内容全为（擦除后内容全为“1”），便可再次

16、改写。，便可再次改写。，便可再次改写。，便可再次改写。5.3.2 可擦除可编程的只读存储器EPROM 典型的EPROM芯片 常常 用用 的的 典典 型型 EPROM芯芯 片片 有有：2716（2K8）、2732（4K8）、2764（8K8）、27128（16K8）、27256（32K8）、）、27512（64K8）等。）等。VCCPGENCA8A9A11OEA10CED7D6D5D4D3123456789101112131428272625242322212019181716152764VPP A12 A7 A6 A5 A4 A3 A2 A1 A0D0D1D2GND封装及引脚封装及引脚2764

17、封装图 A0A12 地址输入，213=8192=8K D0D7 双向数据线 VPP 编程电压输入端 OE 输出允许信号 CE 片选信号 PGE 编程脉冲输入端，读PGE=1操作方式操作方式读读输出禁止输出禁止备用备用(功率下降功率下降)编程禁止编程禁止编程编程Intel 编程编程校验校验Intel 标识符标识符CEOEPGMA9VppVcc输出输出0011000001XX110011XX0011XXXXXXX1VccVccVccVccVccVccVccVccVccVccVccVppVppVppVppVccDOUT高阻高阻高阻高阻高阻高阻DINDINDOUT编码编码2764操作方式操作方式5.4

18、 存储器与CPU接口的基本技术5.4.1 接口连接应注意的主要问题一、一、CPUCPU总线的负载能力总线的负载能力 由于存储器芯片是MOS器件，直流负载很小，它的输入电容为510PF。所以：小系统中，CPU与存储器可直连。大系统常加驱动器。二、二、CPUCPU时序与存储器存取时序的配合时序与存储器存取时序的配合 选择存储器芯片要尽可能满足CPU取指令和读写存储器的时序要求。一般选高速存储器，避免需要在CPU有关时序中插入TW，降低CPU速度。三、存储器组织和地址分配三、存储器组织和地址分配(1)确定整机存储容量。(2)整机存储容量在整个存储空间的位置。(3)选用存储器芯片的类型和数量。(4)划

19、分RAM、ROM区，地址分配，画出地址分配图。四、控制信号的配合与连接四、控制信号的配合与连接 一般指存储器的WE、OE、CS等与CPU的RD、WR等相连，不同的存储器和CPU其控制信号也不完全相同。5.4.2 存储器容量的扩充 当单片存储器芯片的容量不能满足系统容量要求时，可多片组当单片存储器芯片的容量不能满足系统容量要求时，可多片组合以合以扩充位数扩充位数(位扩展位扩展)或或存贮单元数存贮单元数(字扩展字扩展)。存储芯片存储芯片存储模块存储模块存储体存储体 进行进行位扩展位扩展，以实现按字节编址以实现按字节编址的结构的结构 进行进行字扩展字扩展，以满足总容量的以满足总容量的要求要求存储体、

20、地址译码、存储体、地址译码、数据缓冲和读写控制数据缓冲和读写控制=2（片）一、位数扩充一、位数扩充 例：例：用8K8bit的6264扩充形成8K16bit的芯片组，所需芯片：8K16bit 8K8bit 方法方法 两个芯片的地址线、片选信号两个芯片的地址线、片选信号 及读及读/写控制线分别互连；写控制线分别互连；两个芯片的数据线各自独立，两个芯片的数据线各自独立，一片作低一片作低8位（位（D0D7）,另一片另一片 作高作高8位（位（D8D15）。）。即，每个即，每个16位数据的高、低字位数据的高、低字 节节 分别存于两个芯片，一次读分别存于两个芯片，一次读/写写 操作同时访问两个芯片中的同地操

21、作同时访问两个芯片中的同地 址单元。址单元。具体连接如右。具体连接如右。进行位扩展时，模块中所有芯片的进行位扩展时，模块中所有芯片的地址线和控制线互连地址线和控制线互连形成整个模块形成整个模块的地址线和控制线，而各芯片的的地址线和控制线，而各芯片的数据线并列（位线扩展）数据线并列（位线扩展）形成整个模形成整个模块的数据线（块的数据线（16bit宽度）。宽度）。二、单元数扩充（字扩展）二、单元数扩充（字扩展）例：例：用8K8bit的6264扩充形成32K8bit的存储区,需要的8K8 芯片数为：32K/8K=4（片）8K88K88K88K8芯片芯片芯片芯片 A A14 14 A A1313 A

22、A1212A A0 0 地址范围地址范围地址范围地址范围 0 0 0 0 0 0 000 000至至至至1111110000H1FFFH 0000H1FFFH 1 1 0 1 0 1 000 000至至至至1111112000H3FFFH 2000H3FFFH 2 2 1 0 1 0 000 000至至至至1111114000H5FFFH 4000H5FFFH 3 3 1 1 1 1 00 000 0至至至至1111116000H7FFFH 6000H7FFFH 连接时：连接时：A0A12，D7D0，R/W等同名信号连接在一起。由于容量的扩充，增加了两位地址线，译码后产生 4个片选信号，用于区

23、分4个芯片。这样，32K的地址范围在4个芯片中的分配为：v 称地址线称地址线A0A12实现片内寻址，实现片内寻址，A13A14实现片间寻址。实现片间寻址。扩充连接图扩充连接图 进行字扩展时，模块中所有芯片的进行字扩展时，模块中所有芯片的地址线、控制线和数据地址线、控制线和数据线互连线互连形成整个模块的低位地址线、控制线和数据线形成整个模块的低位地址线、控制线和数据线，CPU的的高位地址线（扩展的字线）被用来译码以形成对各个芯片的选择高位地址线（扩展的字线）被用来译码以形成对各个芯片的选择线线 片选线片选线。v 当单元数与位数都要扩充时，将以上两者结合起来。当单元数与位数都要扩充时，将以上两者结

24、合起来。如：如：用用8K8芯片构成芯片构成32K16存储区，需要存储区，需要42个个芯片。芯片。（1）先扩充位数，每）先扩充位数，每2个芯片一组，构成个芯片一组，构成4个个8K16芯片组；芯片组；（2）再扩充单元数，将这）再扩充单元数，将这4个芯片组组合成个芯片组组合成32K16存储区。存储区。5.4.3 8086/8088与存储器的连接 设设CPU引脚已经外围芯片（引脚已经外围芯片（锁存器、驱动器锁存器、驱动器），可以连接存），可以连接存贮器或贮器或I/O接口电路。接口电路。以以8088系统总线与系统总线与SRAM连接为例，连接为例，AB、CB、DB如何连？如何连？地地址址总总线线的的低低位

25、位地地址址线线直直接接与与各各存存储储芯芯片片的的地地址址线线连连接接。所所需需低位地址线的数目低位地址线的数目N与存储芯片容量与存储芯片容量L的关系：的关系：L2N。地地址址总总线线余余下下的的高高位位地地址址线线经经译译码码后后，做做各各存存储储芯芯片片的的片片选选。通常通常M/IO信号也参与片选译码。信号也参与片选译码。存储器片选译码电路一般有三种译码方式：一般有三种译码方式：1全译码法全译码法片内寻址未用的片内寻址未用的全部全部高位地址线都参加译码，高位地址线都参加译码，译码输出作为片选信号，使得每个存贮器单元地址唯一。译码输出作为片选信号，使得每个存贮器单元地址唯一。译码电路比较复杂

26、。一般用3-8译码器或可编程器件等实现。2.部分译码法部分译码法除片内寻址外的高位地址的除片内寻址外的高位地址的一部分一部分来译码产来译码产生片选信号生片选信号（简单简单）3.线选法线选法用除片内寻址外的高位地址线中的用除片内寻址外的高位地址线中的任一根任一根做为片做为片选信号，直接接各存储器的片选端来区别各芯片的地址。选信号，直接接各存储器的片选端来区别各芯片的地址。例：例：用用4片片6264构成构成32K8的存贮区。的存贮区。1.全译码法全译码法 高位地址线高位地址线A19A13全部参加译码，产生全部参加译码，产生6264的片选信号。的片选信号。注：注：MEMW=IO/M+WR MEMR=

27、IO/M+RD 整个32K8存储器的地址范围：00000H 07FFFH仅占用8088 1M容量的32K地址范围。用户扩展用户扩展存储器地存储器地址空间址空间的范围决定的范围决定了存储芯片的了存储芯片的片选片选信号信号的实现方式。的实现方式。地地址址总总线线余余下下的的高高位位地地址址线线经经译译码码后后，做做各各存存储储芯芯片片的的片片选选。通通常常IO/M信信号号也参与片选译码也参与片选译码.全译码的优点地址唯一实现地址连续便于扩充全译码的优点地址唯一实现地址连续便于扩充次高位地址线次高位地址线A15A13译码后产生译码后产生片选信号区分片选信号区分4个存储芯片；个存储芯片；最高位地址线最

28、高位地址线A19A16及及IO/M用作用作片选信号有效的使能控制。片选信号有效的使能控制。部分译码法部分译码法 除片内寻址外的高位地址的一部分来译码产生片选信号（简单简单）。缺点：缺点：地址重叠，每个地址有 2（2015）=25个重叠地址。令未用到的高位地址全为令未用到的高位地址全为0，则称，则称为基本存贮器地址。为基本存贮器地址。3线选法线选法 用除片内寻址外的高位地址线中的任一根做为片选信号，直接接各存储器的片选端来区别各芯片的地址。特点：特点：线选法也有地址重叠区。地址不连续，但简单。u 实际应用中，存储器芯片的片选信号可根据需要选择上述某实际应用中，存储器芯片的片选信号可根据需要选择上

29、述某种方法或几种方法并用。种方法或几种方法并用。u ROM与与CPU的连接同的连接同RAM。u用户扩展用户扩展存储器地址空间存储器地址空间的范围决定了存储芯片的的范围决定了存储芯片的片选信号片选信号的实现方式。的实现方式。u地址总线余下的地址总线余下的高位地址线高位地址线经译码后，做各存储芯片的经译码后，做各存储芯片的片选片选。通常通常IO/M信号也参与片选译码。信号也参与片选译码。u低位地址线低位地址线A12A0直接接在存储芯片上，寻址片内直接接在存储芯片上，寻址片内8K单元；单元；u次高位地址线次高位地址线A15A13译码后产生片选信号区分译码后产生片选信号区分4个存储芯片；个存储芯片；u

30、最高位地址线最高位地址线A19A16及及IO/M用作片选信号有效的使能控制。用作片选信号有效的使能控制。6.1 I/O6.1 I/O接口的基本功能与结构接口的基本功能与结构6.2 I/O6.2 I/O端口的编址方式端口的编址方式6.3 I/O6.3 I/O同步控制方式同步控制方式6.4 I/O6.4 I/O接口中的中断技术接口中的中断技术 6.5 I/O6.5 I/O接口中的接口中的DMADMA技术技术 6.6 I/O6.6 I/O接口中的数据缓存技术接口中的数据缓存技术6.7 6.7 接口的分类接口的分类 第六章第六章 I/O I/O 接口接口两者的信息类型可能不一样两者的信息类型可能不一样

31、即使都是数字量信息，两者的信息格式、信号即使都是数字量信息，两者的信息格式、信号时序、传输速度还可能不一样时序、传输速度还可能不一样6.1 I/O6.1 I/O接口的基本功能和结构接口的基本功能和结构 I/O I/O设备是微机系统必不可少的组成部分。但外部设备是微机系统必不可少的组成部分。但外部I/OI/O设备并不能直接与微机相连设备并不能直接与微机相连,而需要而需要通过通过I/OI/O接口接口与与微机相连，这是因为：微机相连，这是因为：6.1.1 6.1.1 接口的基本功能接口的基本功能6.1.2 6.1.2 接口的基本结构接口的基本结构总之，就是完成三大总线的转换和连接任务。总之，就是完成

32、三大总线的转换和连接任务。不同外设的接口，其功能及与外设的连接、通信方不同外设的接口，其功能及与外设的连接、通信方式各不相同。但任何接口电路的基本功能是相同的，有式各不相同。但任何接口电路的基本功能是相同的，有三：三：6.1.1 6.1.1 接口的基本功能接口的基本功能1)1)作为微型机与外设传递数据的缓冲站作为微型机与外设传递数据的缓冲站2)2)正确寻址与微机交换数据的外设正确寻址与微机交换数据的外设3)3)提供微型机与外设间交换数据所需的控制逻辑提供微型机与外设间交换数据所需的控制逻辑和状态信号。和状态信号。同样，不同外设接口的内部结构可能千差万别，但同样，不同外设接口的内部结构可能千差万

33、别，但其基本结构也是相似的。与接口的基本功能相对应，接其基本结构也是相似的。与接口的基本功能相对应，接口电路必须包含以下三种基本逻辑部件：口电路必须包含以下三种基本逻辑部件：I/OI/O数据缓冲寄存器数据缓冲寄存器与功能与功能1)1)对应对应寄存器地址译码器寄存器地址译码器与功能与功能2)2)对应对应读读/写控制逻辑写控制逻辑与功能与功能3)3)对应对应 对于一些比较复杂的接口对于一些比较复杂的接口,为了增强功能和适应为了增强功能和适应不同不同I/OI/O同步控制方式的需要，往往还要引入一些别同步控制方式的需要，往往还要引入一些别的逻辑电路。的逻辑电路。6.1.2 6.1.2 接口的基本结构接

34、口的基本结构1.1.接口电路的典型结构接口电路的典型结构6.1.2 6.1.2 接口的基本结构接口的基本结构数据总线数据总线缓冲器缓冲器读写控读写控制逻辑制逻辑地址总线缓地址总线缓冲与译码冲与译码控制控制寄存器寄存器输出数据输出数据缓存器缓存器状态状态寄存器寄存器输入数据输入数据缓存器缓存器联络控联络控制逻辑制逻辑系统系统DB系统系统ABMPU中断请求中断请求I/O数据线数据线外外设设准备好准备好选通选通联络线联络线系统系统读读/写写控制控制线等线等中断响应中断响应用以确定接口电路用以确定接口电路的工作方式和功能。的工作方式和功能。输入缓存器和状态寄存器的输出接在输入缓存器和状态寄存器的输出接

35、在数据总线上数据总线上,因此它必须有三态输出功能。因此它必须有三态输出功能。通常把接口中可被通常把接口中可被CPUCPU读读/写的寄存器称为写的寄存器称为I/OI/O端口端口。端。端口寄存器的全部或部分端口线被连接到外设上。如图所示口寄存器的全部或部分端口线被连接到外设上。如图所示:MPUABDBCB接接口口数据数据状态状态控制控制I/O设设备备I/O端口端口1I/O端口端口2I/O端口端口3 所谓的所谓的I/OI/O操作操作,是指是指I/OI/O端口操作，而不是指端口操作，而不是指I/OI/O设备操作，即设备操作，即CPUCPU访问的是与外设相连的访问的是与外设相连的I/OI/O端口，而端口

36、，而不是笼统的不是笼统的I/OI/O设备。设备。2.I/O2.I/O2.I/O2.I/O操作操作操作操作6.1.2 6.1.2 接口的基本结构接口的基本结构6.2.1 6.2.1 存储器映象方式存储器映象方式6.2.2 6.2.2 隔离隔离I/OI/O方式方式6.2.3 6.2.3 IntelIntel系列处理器的系列处理器的I/OI/O编址方式编址方式6.2 I/O6.2 I/O端口的编址方式端口的编址方式6.2.1 存储器映象方式 这种方式是将这种方式是将I/OI/O端口与存储器单元同等看端口与存储器单元同等看待，一起编址，所以也叫待，一起编址，所以也叫统一编址方式统一编址方式。读读/写写

37、AB存存储储空空间间存储器存储器 I/O端口端口控制控制控制控制逻辑逻辑MPUDBRDWR6.2.1 6.2.1 存储器映象方式存储器映象方式 (2)(2)I/O I/O端口数目端口数目(即外设数即外设数目目)只受总存储容量的限制只受总存储容量的限制,大大大增加了系统的吞吐率。大增加了系统的吞吐率。1.1.优点：优点：(1)(1)I/OI/O操作与存储器操作完操作与存储器操作完全相同，无需使用专用全相同，无需使用专用I/OI/O指指令，而存储器操作指令及其寻令，而存储器操作指令及其寻址方式非常丰富，从而使址方式非常丰富，从而使I/OI/O功能增强，编程方便、灵活。功能增强，编程方便、灵活。(3

38、)(3)使微机系统的读写控制使微机系统的读写控制逻辑简单。逻辑简单。读读/写写AB存存储储空空间间存储器存储器 I/O端口端口控制控制控制控制逻辑逻辑MPUDBRDWR6.2.1 6.2.1 存储器映象方式存储器映象方式(2)(2)为识别一个端口，必须为识别一个端口，必须对全部地址线译码，增加了对全部地址线译码，增加了地址译码电路的复杂性，并地址译码电路的复杂性，并使外设寻址时间增长。使外设寻址时间增长。(1)(1)占用了存储器的一部分占用了存储器的一部分地址空间，使可用的内存空地址空间，使可用的内存空间减少。间减少。2.2.缺点：缺点：(3)(3)访问存储器与访问存储器与I/OI/O操作操作

39、区别不明显。区别不明显。读读/写写AB存存储储空空间间存储器存储器 I/O端口端口控制控制控制控制逻辑逻辑MPUDBRDWR 将将I/OI/O端口和存储器分开编址，即两者的地址空间是互端口和存储器分开编址，即两者的地址空间是互相相“隔离隔离”的。的。6.2.2 6.2.2 隔离隔离I/OI/O方式方式有有两两个个地地址址空空间间，MPU MPU 使使用用不不同同的的读读写写控控制制信信号号访访问问存存储储器器 和和 I/OI/O端端口。口。MPUMPU必必须须采采用用专专用用I/OI/O指指令令访访问问I/OI/O端端口口，以以便便产产生生相相应应的的I/OI/O读写信号。读写信号。存储器存储

40、器(1MB)MPU控制控制逻辑逻辑I/O端口端口(256个个)MEMRMEMWIORIOWR/W控制控制2020ABDB1.1.1.1.优点：优点：优点：优点：6.2.2 6.2.2 隔离隔离I/OI/O方式方式存存储储器器全全部部地地址址空空间间都都不不受受I/OI/O寻寻址址影影响；响；I/OI/O地地址址译译码码较较简简单单，I/OI/O寻址速度较快；寻址速度较快；使使用用专专用用I/OI/O指指令令和和存存储储器器访访问问指指令令有有明明显显区区别别，可可使使编编制制的的程程序序清清晰晰易易懂懂，便于检查。便于检查。存储器存储器(1MB)MPU控制控制逻辑逻辑I/O端口端口(256个个

41、)MEMRMEMWIORIOWR/W控制控制2020ABDB2.2.2.2.缺点：缺点：缺点：缺点：6.2.2 6.2.2 隔离隔离I/OI/O方式方式I/OI/O指指令令类类型型少少，不不如如存存储储器器访访问问指指令令丰丰富富，使使程程序序设设计计灵活性较差；灵活性较差；I/OI/O指指令令只只能能在在规规定定的的内内部部寄寄存存器器和和I/O I/O 端端口口间间交交换换信信息息，处处理理能能力力和和灵灵活活性性不不如如存存储储器器映映象象式式强；强；MPUMPU必必须须提提供供存存储储器器和和I/OI/O两两组组读读写写控控制制信信号号,增增加加了了控控制制逻逻辑的复杂性。辑的复杂性。

42、存储器存储器(1MB)MPU控制控制逻辑逻辑I/O端口端口(256个个)MEMRMEMWIORIOWR/W控制控制2020ABDB6.2.3 Intel6.2.3 Intel系列处理器的系列处理器的I/OI/O编址方式编址方式IntelIntel系列系列MPUMPU既可采用既可采用隔离隔离I/OI/O编址方式编址方式,又可使又可使用用存储器映象存储器映象I/OI/O编址方式。编址方式。IntelIntel系列系列MPUMPU的的I/OI/O地址空间地址空间关于关于IntelIntel系列系列MPUMPU的的I/OI/O编址方式的几点说明编址方式的几点说明IntelIntel系列系列MPUMPU

43、的的I/OI/O保护机制保护机制 实实际际的的80X8680X86系系统统中中只只使使用用了了1K1K字字节节的的I/OI/O空空间间，即即只只用用A9A9A0A0这这十十根根地地址址线线对对I/OI/O寻寻址址，并并且且对对这这1K1K字字节节的的I/OI/O地地址址空空间间也也大大都都按按ATAT系系统统的的技技术术标标准准作作了了分配。分配。80X8680X86都都提提供供一一个个区区别别于于物物理理存存储储器器地地址址空空间间的的独独立立的的I/OI/O地地址址空空间间,由由2 21616(64K)(64K)个个可可独独立立寻寻址址的的8 8位位端端口口组组成。成。两个相邻的两个相邻的

44、8 8位端口可构成一个位端口可构成一个1616位端口位端口,一般应一般应对准于偶数地址。对准于偶数地址。4 4个相邻的个相邻的8 8位端口可构成一个位端口可构成一个3232位端口位端口(386(386以上以上),一般应对准于能被一般应对准于能被4 4整除的地址整除的地址。1.Intel1.Intel1.Intel1.Intel系列系列系列系列MPUMPUMPUMPU的的的的I/OI/OI/OI/O地址空间地址空间地址空间地址空间6.2.3 Intel6.2.3 Intel系列处理器的系列处理器的I/OI/O编址方式编址方式这这1010根根I/OI/O地地址址线线并并非非专专设设的的，而而是是借

45、借用用存存储储器器寻寻址址的的低低1010位位地地址址线线A A9 9A A0 0。为为了了与与存存储储器器的的访访间间相相区区别别，就就要要在在I/OI/O端端口口地地址址译译码码电电路路上上加加限限定定信信号号IORIOR*或或IOWIOW*。为为了了保保证证DMADMA控控制制器器访访问问存存储储器器时时，不不会会同同时时选选通通I/OI/O空空间间中中相相同同地地址址的的端端口口,在在I/OI/O端端口口地地址址译译码码电电路路中中还还要要加加一一个个限限定定信信号号AENAEN，使使得得DMACDMAC访访问问时时，AEN=1AEN=1，禁止，禁止I/OI/O端口译码。端口译码。2.

46、2.2.2.关于关于关于关于IntelIntelIntelIntel系列系列系列系列MPUMPUMPUMPU的的的的I/OI/OI/OI/O编址方式的几点说明：编址方式的几点说明：编址方式的几点说明：编址方式的几点说明：6.2.3 Intel6.2.3 Intel系列处理器的系列处理器的I/OI/O编址方式编址方式3.Intel3.Intel系列系列MPUMPU的的I/OI/O保护机制保护机制6.2.3 Intel6.2.3 Intel系列处理器的系列处理器的I/OI/O编址方式编址方式IntelIntel系列系列MPUMPU为为I/OI/O操作提供了两种保护机制：操作提供了两种保护机制：用用

47、EFLAGSEFLAGS中中的的IOPLIOPL字字段段控控制制使使用用I/OI/O指指令令访访问问I/OI/O地址空间的权限。地址空间的权限。用用任任务务状状态态段段的的“I/O“I/O允允许许位位映映象象”控控制制对对I/OI/O地址空间中各具体端口的访问权限。地址空间中各具体端口的访问权限。保保护护虚虚地地址址方方式式下下，当当某某个个程程序序要要访访问问I/OI/O端端口口时时，CPUCPU先先检检查查是是否否满满足足CPLIOPLCPLIOPL，如如满满足足，则则可可访访问问。如如不不满满足足，再再对对相相应应于于这这些些端端口口的的所所有有映映象象位位进行测试。进行测试。在在虚虚拟

48、拟80868086方方式式下下，处处理理器器不不考考虑虑IOPLIOPL，只只检检查查I/OI/O允许位映象。允许位映象。关于保护机制的两点说明：关于保护机制的两点说明：关于保护机制的两点说明：关于保护机制的两点说明：6.2.3 Intel6.2.3 Intel系列处理器的系列处理器的I/OI/O编址方式编址方式6.3 I/O6.3 I/O同步控制方式同步控制方式数据输入数据输入缓存器缓存器数据输出数据输出缓存器缓存器接口接口数据数据数据总线数据总线MPU外设外设系统系统ABABIOR/IOWIOR/IOW I/O I/O同步控制方式是微机基本系统与同步控制方式是微机基本系统与I/OI/O外设

49、之间数外设之间数据传送的管理方法，是微机系统的一种调度策略。据传送的管理方法，是微机系统的一种调度策略。输入过程输入过程 输出过程输出过程输入输入输出输出、由输入指令完成由输入指令完成、由输出指令完成由输出指令完成I/OI/O设备的同步控制方式通常有四种：设备的同步控制方式通常有四种：程序查询式控制程序查询式控制中断驱动式控制中断驱动式控制直接存储器存取式控制直接存储器存取式控制延时等待式控制延时等待式控制6.3 I/O6.3 I/O同步控制方式同步控制方式(1)(1)特点：特点：I/O I/O操作总是由操作总是由MPUMPU通过程序查询外设的通过程序查询外设的状态来启动，即总是状态来启动，即

50、总是MPUMPU主动，主动，I/OI/O被动。被动。(2)(2)硬件接口结构硬件接口结构 输入接口输入接口 输出接口输出接口1.1.1.1.程序查询式控制程序查询式控制程序查询式控制程序查询式控制1.1.查询式查询式2.2.中断式中断式3.3.DMADMA式式4.4.等待式等待式6.3 I/O6.3 I/O同步控制方式同步控制方式 输入接口硬件结构输入接口硬件结构输入状态信息输入状态信息输入数据输入数据状态位复位状态位复位数据就绪？数据就绪？(b)工作流程工作流程NY&数据数据锁存锁存三态缓冲三态缓冲器器(8位位)三态缓冲三态缓冲器器(1位位)&地地址址译译码码选选通通DQ数数据据+5V准备就