最新微处理器体系结构及关键技术PPT课件.ppt

《最新微处理器体系结构及关键技术PPT课件.ppt》由会员分享，可在线阅读，更多相关《最新微处理器体系结构及关键技术PPT课件.ppt（32页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、微处理器体系结构及关键技术微处理器体系结构及关键技术uCPUCPU简简简简化模型化模型化模型化模型Temp寄寄存存器器组组控制部件IRAB bufferDB bufferPCALU3.1 CPU3.1 CPU功能和构成功能和构成 寄存器堆中的某个地址寄存器通过寄存器堆中的某个地址寄存器通过MUX寻址存储寻址存储器，获得器，获得ALU的一个操作数；的一个操作数；另一个操作数来自于寄存器堆中的数据寄存器；另一个操作数来自于寄存器堆中的数据寄存器；ALU的结果值被回写入寄存器堆。的结果值被回写入寄存器堆。1.指令集结构驱动硬件的逻辑方程指令集结构驱动硬件的逻辑方程 定义所需的指令集结构；定义所需的指

2、令集结构；根据指令集决定硬件逻辑及状态机；根据指令集决定硬件逻辑及状态机；2.硬件逻辑方程反馈到指令集结构硬件逻辑方程反馈到指令集结构 对指令集结构做必要的修改和优化；对指令集结构做必要的修改和优化；最大限度地减少逻辑复杂度；最大限度地减少逻辑复杂度；随机逻辑随机逻辑CPU的设计步骤的设计步骤指令集指令集结构结构 硬件逻硬件逻辑方程辑方程 u微码体系微码体系微码体系微码体系指令由若干微指令组成，每条指令对应一组微指令（微码），对指令的译码从硬件逻辑设计变成设计微指令（软件）。指令微码控制逻辑由于在指令和控制逻辑中间增加“微码”对指令的解释更灵活修改指令集不需要重新设计硬件芯片的纰漏可能通过微码

3、修复“微码补丁”适用复杂指令，减少指令数，提高读取指令速度指令集与硬件逻辑设计分离pcdecode微码ROMIR每个指令周期开始将存储器中的指令写入IR指令译码，确定执行这条指令的微码程序在微码ROM的起始地址，将这个地址写入pcpc通过寻址微码ROM，得到微码，写入IRIR译码后通过控制线向机器提供控制信号pc地址加1得到下一条微指令地址，重复上述过程，直到该指令的整个微码程序结束IR指令微控制译码+1pcdecodeMicrocodeROMIRdecodeRegister FileTempALUResultPCMemoryIR基本时钟周期基本时钟周期存储器读存储器读寄存器读寄存器读存储器写

4、存储器写寄存器写寄存器写数据通路微指令涉及的控制信息微指令涉及的控制信息微操作所需的数/地址微操作执行的算术逻辑功能存储器读写操作控制多路分支的逻辑条件下一个微地址微码结构与随机逻辑结构比较随机逻辑结构随机逻辑结构随机逻辑结构随机逻辑结构微码结构微码结构微码结构微码结构硬件设计与硬件设计与硬件设计与硬件设计与指令集指令集指令集指令集同步设计、优化同步设计、优化同步设计、优化同步设计、优化指令集设计不影响指令集设计不影响指令集设计不影响指令集设计不影响硬件硬件硬件硬件性能比较性能比较性能比较性能比较逻辑硬布线，速度逻辑硬布线，速度逻辑硬布线，速度逻辑硬布线，速度快，缺乏灵活性；快，缺乏灵活性；快

5、，缺乏灵活性；快，缺乏灵活性；适用于简单指令集适用于简单指令集适用于简单指令集适用于简单指令集需微码控制逻辑，需微码控制逻辑，需微码控制逻辑，需微码控制逻辑，开销大；灵活好，开销大；灵活好，开销大；灵活好，开销大；灵活好，适应复杂类型指令，适应复杂类型指令，适应复杂类型指令，适应复杂类型指令，减少指令数量减少指令数量减少指令数量减少指令数量一条指令一个微程序（一组微指令）多个微操作（微控制）（微控制）IR译码IR译码3.3 3.3 指令系统设计指令系统设计u 机器指令要素机器指令要素机器指令要素机器指令要素操作码(operation code，opcode)：需要完成的操作源操作数(sourc

6、e operand reference)：操作所需的输入结果操作数(result operand reference)：操作产生的结果下一条指令引用(next instruction reference)：告诉CPU到哪里取下一条指令。操作数可以位于操作数可以位于指令(常量)寄存器(提供寄存器编号)主存或虚存(提供地址)I/O设备(提供接口地址)操操作作数数 指令类型指令类型l 数据传送 数据从源复制到目的MOVE PUSH/POPLOAD/STOREl 算数逻辑运算 基本算数运算和比特位操作ADD/SUB/MUL/DIV AND/OR/NOTSHIFT BITl 控制转移 改变指令执行顺序B

7、RANCE JUMPu 指令格式指令格式指令格式指令格式操作码操作码操作数操作数1操作数操作数2将要执行的操作源、目的操作数存放的位置（R-M-I/O）数据类型立即数或位移量其它附加信息u寻址方式寻址方式寻址方式寻址方式l操作数由指令直接给出：操作数由指令直接给出：立即数寻址立即数寻址l 操作数存放在寄存器中操作数存放在寄存器中：寄存器寻址寄存器寻址l 操作数存放在存储器中操作数存放在存储器中：存储器寻址。指令中给出操作存储器寻址。指令中给出操作数所在的数所在的有效地址有效地址。MOV R1,R0MOV R0,#100寻找操作数的来源的方式称为寻址方式。1 存储器直接寻址直接给出操作数存储地址

8、 ADD Rd Rs1 addrADD Rd,Rs1,(addr);Rd(Rs1)+memaddr2 寄存器间接寻址寄存器内容代表操作数存储地址 ADD Rd Rs1 Rs2ADD Rd,Rs1,(Rs2);Rd(Rs1)+mem(Rs2)ADD Rd,Rs1,(Rs);Rd(Rs1)+memmem(Rs)3 存储器间接寻址存储器内容代表操作数存储地址 ADD Rd Rs1 Rs(Rs)(m2)ADD Rd,Rs1,(Rs)ADD Rd,Rs1,(Rs)m2n ADD Rd Rs1 Rs immADD Rd,Rs1,Astart(Rs);Rd(Rs1)+mem(Rs)+Astart4 位移量寻

9、址寄存器内容+位移量代表操作数存储地址ADD Rd,Rs1,ADD Rd,Rs1,Astart(RsAstart(Rs)A0A0A1A1A2A2A3A3Astart(Rs)+Astart ADD Rd Rs1 Rs RxADD Rd,Rs1,(Rs)+(Rx);Rd(Rs1)+mem(Rs)+(Rx)5 指数寻址基址寄存器+指数寄存器之和代表操作数存储地址ADD Rd,Rs1,(Rs)+(Rx)ADD Rd,Rs1,(Rs)+(Rx)A0A0A1A1A2A2A3A3(Rs)(Rs)+(Rx)6 自增和自减寻址堆栈指针表示栈顶地址PUSH:STORE -SP,Rs ;SP(SP-d),mem(S

10、P)(Rs)入栈出栈DnDnDn-1Dn-1POP:LOAD Rd,SP+;Rdmem(SP),SP(SP)+d栈顶SP新栈顶 ADD Rd Rs1 Rs Rx immADD Rd,Rs1,Astart(Rs)(Rx);Rd(Rs1)+memAstart+(Rs)+(Rx)d7 比例尺寻址基址寄存器+指数寄存器+位移量=操作数存储地址ADD Rd,Rs1,(Rs)+(Rx)ADD Rd,Rs1,(Rs)+(Rx)A0A0A1A1A2A2A3A3(Rs)Astar+(Rs)+(Rx)xdd Bytel PC相对寻址转移到目标 JUMP immJUMP label ;PClabel=(PC)+im

11、mlabel为目标地址（绝对地址），译码时根据PC当前值（该指令的下一条指令地址）和label 计算出imm（相对偏移量）。imm可正可负（补码表示）。3.4 3.4 指令流水线指令流水线使用流水线技术重叠执行指令，提高吞吐量寄存器300ps20ps100ps100ps100ps20ps20ps20ps非流水线 延迟320ps吞吐量3.12GIPS三段流水线 延迟360ps吞吐量8.33GIPSabcabcl 指令流水线基本要求指令流水线基本要求流水线各段操作相互独立，各段操作所需部件不产生流水线各段操作相互独立，各段操作所需部件不产生冲突；冲突；流水线各段通过公共时钟实现同步操作，各段操作时

12、流水线各段通过公共时钟实现同步操作，各段操作时长尽量相等。长尽量相等。abacdef20ps50ps时钟延迟420ps 吞吐量 1/（50+20）=14.29GIPSabc50ps150ps100psabcI1I2I3I3I2I1时钟abcI4I3I2时钟I1输出I1I2I3I4依靠时钟依靠时钟同步驱动同步驱动寄存器控寄存器控制流水线制流水线各个阶段各个阶段l 流水线体系的性能流水线体系的性能考察执行N条指令的时间（从第一条开始直到最后一条完成，m级流水深度，每级时长t）T流水=mt+(N-1)tN(N-1)t 执行N条指令非流水线结构所用时间Tu=Nmt 加速比=Tu/T流水=Nm/(m+N

13、-1)吞吐量(throughput)l 流水线与微码结构比较流水线与微码结构比较微码结构微码结构微码结构微码结构流水线结构流水线结构流水线结构流水线结构指令集要求指令集要求可以任意复杂可以任意复杂简单，归简单，归1 1指令执行指令执行各微指令串行执行各微指令串行执行 并行执行并行执行提高性能手段提高性能手段 减少存储器读（软减少存储器读（软件方式）件方式）增加硬件特性（超增加硬件特性（超流水线、超标量）流水线、超标量）比较下列操作在微码CPU和流水线CPU中的执行情况：Mem(Reg 1)+Mem(Reg 2)Reg 380868086内部内部结构结构框图框图暂存器暂存器ALU状态标志寄存器状态标志寄存器EU控制器CSDSSSESIP内部通讯内部通讯寄存器寄存器指令队列缓冲器地址总线地址总线20位位数据总线16位位ALU数据总线数据总线1616位位80868086总线总线AH ALBH BLCH CLDH DL SPBPDISI总线总线控制控制电路电路EUBIU1。RISC指令集，指令集，内核小，功耗低、内核小，功耗低、成本低成本低2。哈佛结构。哈佛结构3。运算器操作。运算器操作数只能从寄存器数只能从寄存器输入输入/输出输出4。采用桶式移。采用桶式移位器处理位器处理ALU输输入，灵活高速入，灵活高速ARM内核框图