最新微机原理第5章存储器系统PPT课件.ppt

《最新微机原理第5章存储器系统PPT课件.ppt》由会员分享，可在线阅读，更多相关《最新微机原理第5章存储器系统PPT课件.ppt（87页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、微机原理第微机原理第5章存储器系统章存储器系统主要内容：主要内容：n存储器系统的概念存储器系统的概念n半导体存储器的分类及其特点半导体存储器的分类及其特点n半导体存储芯片的外部特性及其与系统的连接半导体存储芯片的外部特性及其与系统的连接n存储器扩展技术存储器扩展技术n高速缓存高速缓存2Cache存储系统存储系统n对程序员是透明的对程序员是透明的n目标：目标：n提高存储速度提高存储速度Cache主存储器主存储器9虚拟存储系统虚拟存储系统n对应用程序员是透明的。对应用程序员是透明的。n目标：目标：n扩大存储容量扩大存储容量主存储器主存储器磁盘存储器磁盘存储器103.主要性能指标主要性能指标n存储容

2、量存储容量（S S）（字节、千字节、兆字节等）（字节、千字节、兆字节等）n存取时间存取时间（T T）（与系统命中率有关）（与系统命中率有关）n命中率（命中率（H H）nT=H*TT=H*T1 1+（1-H1-H）*T T2 2n单位容量价格（单位容量价格（C C）n访问效率（访问效率（e e）114.微机中的存储器微机中的存储器 通用寄存器组及通用寄存器组及 指令、数据缓冲栈指令、数据缓冲栈高速缓存高速缓存主存储器主存储器联机外存储器联机外存储器脱机外存储器脱机外存储器片内存储部件片内存储部件内存储部件内存储部件外存储部件外存储部件12二、半导体存储器二、半导体存储器131.半导体存储器半导体

3、存储器n半导体存储器由能够表示二进制数半导体存储器由能够表示二进制数“0”和和“1”的、具有记忆功能的半导体器件组成。的、具有记忆功能的半导体器件组成。n能存放一位二进制数的半导体器件称为一个存能存放一位二进制数的半导体器件称为一个存 储元。储元。n若干存储元构成一个存储单元。若干存储元构成一个存储单元。142.内存储器的分类内存储器的分类n内存储器内存储器随机存取存储器（随机存取存储器（RAM）只读存储器（只读存储器（ROM）15随机存取存储器（随机存取存储器（RAM）nRAM静态存储器（静态存储器（SRAM）动态存储器（动态存储器（DRAM）16只读存储器（只读存储器（ROM）n只读存储器

4、只读存储器掩模掩模ROM一次性可写一次性可写ROMEPROMEEPROM173.主要技术指标主要技术指标n存储容量存储容量n存储单元个数存储单元个数每单元的二进制数位数每单元的二进制数位数n存取时间存取时间n实现一次读实现一次读/写所需要的时间写所需要的时间n存取周期存取周期n连续启动两次独立的存储器操作所需间隔的最小连续启动两次独立的存储器操作所需间隔的最小时间时间n可靠性可靠性n功耗功耗185.2 5.2 随机存取存储器随机存取存储器掌握：掌握：nSRAM与与DRAM的主要特点的主要特点n几种常用存储器芯片及其与系统的连接几种常用存储器芯片及其与系统的连接n存储器扩展技术存储器扩展技术19

5、一、静态存储器一、静态存储器SRAM201.SRAM的特点的特点n存储器中的信息既能随时读出，也能随时写入，存储器中的信息既能随时读出，也能随时写入，RAM中信息在关机后即消失中信息在关机后即消失n分为分为DRAM和和SRAM两种两种nSRAM：静态：静态RAM，利用半导体触发器的两个稳定状态，利用半导体触发器的两个稳定状态表示表示“1”和和“0”。电源不关掉，。电源不关掉，SRAM的信息不会消失，的信息不会消失，不需要刷新电路。不需要刷新电路。nDRAM：动态：动态RAM，利用，利用MOS管的栅极对其衬底间的分管的栅极对其衬底间的分布电容保存信息，每个存储单元所需布电容保存信息，每个存储单元

6、所需MOS管较少，集成管较少，集成度高，功耗小，信息因电容漏电而逐渐消失，读后需重写，度高，功耗小，信息因电容漏电而逐渐消失，读后需重写，需要刷新。需要刷新。212.典型典型SRAM芯片芯片n主要引脚功能主要引脚功能n工作时序工作时序n与系统的连接使用与系统的连接使用22典型典型SRAM芯片芯片SRAM6264：n容量：容量：8K X 8bn双列直插式芯片，双列直插式芯片，28个引脚，其中一个引脚，其中一个空引脚个空引脚23SRAM 6264 控制信号控制信号24SRAM 6264 写时序写时序25SRAM 6264 读时序读时序263.8088总线信号总线信号8 80 08 88 8总总线线

7、A19-A0A15-A0MEMR、MEMWIOR、IOW、AEN存储器存储器输入输入/输出输出RD、WR274.SRAM接口设计接口设计n存储器与存储器与CPU的接口应该包括三部分内容：的接口应该包括三部分内容：n与地址总线的接口与地址总线的接口n与数据总线的接口与数据总线的接口n与相应控制线的接口与相应控制线的接口n存储器接口设计关键在于存储器接口设计关键在于片选信号片选信号的连接的连接n片选有两种设计方法片选有两种设计方法n全地址译码全地址译码n部分地址译码部分地址译码281）逻辑门组合）逻辑门组合-全地址译码全地址译码n全地址译码有两全地址译码有两种：逻辑门组合种：逻辑门组合法、译码器法

8、法、译码器法n逻辑门组合法：逻辑门组合法：依靠门电路对地依靠门电路对地址线进行组合，址线进行组合，从而得到需要的从而得到需要的地址范围地址范围n使用使用“与与”、“或或”、“非非”、“与非与非”、“或或非非”等等29例例A19A18A17A16A15A14A13&1CS11SRAM 6264CS2+5V0111100030存储器地址存储器地址片选地址片选地址片内地址片内地址高位地址高位地址低位地址低位地址内存地址内存地址316264芯片的编址芯片的编址片首地址片首地址A19A12A0A19A12A00 0 0 0 0 0 0 0 0 0 0 0 0X X X X X X XX X X X X

9、X X 1 1 1 1 1 1 1 1 1 1 1 1 1片尾地址片尾地址326264芯片全地址译码例芯片全地址译码例片首地址片首地址A19A12A0A19A12A00 0 0 0 0 0 0 0 0 0 0 0 01 1 1 1 0 0 01 1 1 1 0 0 01 1 1 1 1 1 1 1 1 1 1 1 1片尾地址片尾地址该该6264芯片的地址范围芯片的地址范围=F0000HF1FFFH33全地址译码例全地址译码例n若已知某若已知某SRAM 6264芯片在内存中的地址为：芯片在内存中的地址为：3E000H3FFFFHn试画出将该芯片连接到系统的译码电路。试画出将该芯片连接到系统的译码

10、电路。34全地址译码例全地址译码例n设计步骤：设计步骤：n写出地址范围的二进制表示；写出地址范围的二进制表示；n确定各高位地址状态；确定各高位地址状态；n设计译码器。设计译码器。片首地址片首地址A19A12A0A19A12A00 0 0 0 0 0 0 0 0 0 0 0 00 0 1 1 1 1 10 0 1 1 1 1 11 1 1 1 1 1 1 1 1 1 1 1 1片尾地址片尾地址35全地址译码例全地址译码例A19A18A17A16A15A14A13&1CS1高位地址：高位地址：0011111SRAM 6264CS2+5V0011111036n使用译码器对高位地使用译码器对高位地址进

11、行译码，全部地址进行译码，全部地址线参加单元地址编址线参加单元地址编码码n通常使用的译码器有：通常使用的译码器有：74LS138/92）译码器全地址译码）译码器全地址译码373）部分地址译码）部分地址译码n用部分高位地址信号（而不是全部）作为译码用部分高位地址信号（而不是全部）作为译码 信号，使得被选中得存储器芯片占有几组不同信号，使得被选中得存储器芯片占有几组不同 的地址范围。的地址范围。n下例使用高下例使用高5位地址作为译码信号，从而使被位地址作为译码信号，从而使被 选中芯片的每个单元都占有两个地址，即这两选中芯片的每个单元都占有两个地址，即这两 个地址都指向同一个单元。个地址都指向同一个

12、单元。38部分地址译码例部分地址译码例两组地址：两组地址：F0000H F1FFFH B0000H B1FFFHA19A17A16A15A14A13&16264CS1111000高位地址：高位地址：1110001011000，111100039例例5-1 用存储器芯片用存储器芯片SRAM6116(2K8b)构成一个构成一个4KB的的存储器，要求其地址范围在存储器，要求其地址范围在78000H78FFFH之间。之间。4041应用举例应用举例n将将SRAM 6264芯片与系统连接，使其地芯片与系统连接，使其地址范围为：址范围为：38000H39FFFH。n使用使用74LS138译码器构成译码电路。

13、译码器构成译码电路。42存储器芯片与系统连接例存储器芯片与系统连接例n由题知地址范围：由题知地址范围：0 0 1 1 1 0 0 0 0 0 0 1 1 1 0 0 1 1高位地址高位地址A19A12A043应用举例应用举例D0D7A0A12WEOECS1CS2A0A12MEMWMEMRD0D7A19G1G2AG2BCBA&A18A14A13A17A16A15VCCY044二、动态随机存储器二、动态随机存储器DRAM451.DRAM的特点的特点n存储器单元线路简单，以存储器单元线路简单，以MOS管极间寄生电容来存储管极间寄生电容来存储信息信息n由于电容存在的漏电现象而使其存储的信息不稳定，故由

14、于电容存在的漏电现象而使其存储的信息不稳定，故DRAM芯片需要定时刷新。芯片需要定时刷新。n动态动态RAM集成度高，引脚数目受到小型化封装的限制集成度高，引脚数目受到小型化封装的限制n内部具有行地址锁存器和列地址锁存器，并带有读出再内部具有行地址锁存器和列地址锁存器，并带有读出再生放大器，提高信号输出功率生放大器，提高信号输出功率462.典型典型DRAM芯片芯片2164An2164A：64K1bitn采用行地址和列地址采用行地址和列地址来确定一个单元；来确定一个单元；n行列地址分时传送，行列地址分时传送，共用一组地址信号线；共用一组地址信号线；n地址信号线的数量仅地址信号线的数量仅 为同等容量

15、为同等容量SRAM芯芯 片的一半。片的一半。47主要引线主要引线n 行地址选通信号。用于锁存行地址。（兼作片选行地址选通信号。用于锁存行地址。（兼作片选信号）信号）n 列地址选通信号。列地址选通信号。n地址总线上先送上行地址，后送上列地址，它们地址总线上先送上行地址，后送上列地址，它们 分别在分别在#RAS和和#CAS有效期间被锁存在锁存器中。有效期间被锁存在锁存器中。nDIN：数据输入数据输入nDOUT：数据输出数据输出WE=0WE=1nWE：写允许信写允许信号号RAS：CAS：数据写入数据写入数据读出数据读出483.2164在系统中的连接在系统中的连接与系统连接图与系统连接图49三、存储器

16、扩展技术三、存储器扩展技术501.存储器扩展存储器扩展n 用多片存储芯片构成一个需要的内存空间；用多片存储芯片构成一个需要的内存空间；n 各存储器芯片在整个内存中占据不同的地址范各存储器芯片在整个内存中占据不同的地址范 围；围；n 任一时刻仅有一片（或一组）被选中。任一时刻仅有一片（或一组）被选中。n 存储器芯片的存储容量等于：存储器芯片的存储容量等于：单元数单元数每单元的位数每单元的位数字节数字节数字长字长扩展扩展单元单元扩展扩展字长字长512.存储器扩展方法存储器扩展方法n位扩展位扩展n字扩展字扩展n字位扩展字位扩展扩展字长扩展字长扩展单元数扩展单元数既扩展字长也扩展单元数既扩展字长也扩展

17、单元数52位扩展位扩展n构成内存的存储器芯片的字长小于内存单元构成内存的存储器芯片的字长小于内存单元 的字长时的字长时需进行位扩展。需进行位扩展。n位扩展：每单元字长的扩展。位扩展：每单元字长的扩展。53例例1n用用4K4位的位的SRAM芯片进行位扩展，以构成容量为芯片进行位扩展，以构成容量为4KB的存储器的存储器54例例2n用用8片片2164A芯片构成芯片构成64KB存储器。存储器。55位扩展方法：位扩展方法：n将每片的地址线、控制线并联，数据线分将每片的地址线、控制线并联，数据线分 别引出。别引出。n位扩展特点：位扩展特点：n存储器的单元数不变，位数增加。存储器的单元数不变，位数增加。56

18、字扩展字扩展n地址空间的扩展地址空间的扩展n芯片每个单元中的字长满足，但单元数不满足。芯片每个单元中的字长满足，但单元数不满足。n扩展原则：扩展原则：n每个芯片的地址线、数据线、控制线并联。每个芯片的地址线、数据线、控制线并联。n片选端分别引出，以使每个芯片有不同的地址范围。片选端分别引出，以使每个芯片有不同的地址范围。57A0A10DBABD0D7A0A10R/WCS2K8D0D7A0A102K8D0D7D0D7A0A10CS译译码码器器Y0Y1高高位位地地址址R/W字扩展示意图字扩展示意图58字扩展例字扩展例n用两片用两片64K8位的位的SRAM芯片构成容量为芯片构成容量为128KB的存储

19、器的存储器n两芯片的地址范围分别为：两芯片的地址范围分别为：n20000H2FFFFHn30000H3FFFFH 59字扩展例字扩展例G1G2AG2BCBAY2Y3&MEMRMEMWA19A18A17A1674LS138高位地址：高位地址：n 芯片芯片1：0 0 1 0n 芯片芯片2：0 0 1 1A19A18A17A16芯片芯片1芯片芯片260字位扩展字位扩展n设计过程：设计过程：n根据内存容量及芯片容量确定所需存储芯片数；根据内存容量及芯片容量确定所需存储芯片数；n进行位扩展以满足字长要求；进行位扩展以满足字长要求；n进行字扩展以满足容量要求。进行字扩展以满足容量要求。n若已有存储芯片的容

20、量为若已有存储芯片的容量为LKLK，要构成容量为要构成容量为M NM N的存的存储器，需要的芯片数为：储器，需要的芯片数为：（M/L）（N/K）61字位扩展例字位扩展例n用用2164芯片构成容量为芯片构成容量为128KB的存储器。的存储器。625.35.3 只读存储器只读存储器（ROMROM）掩模掩模ROM一次性可写一次性可写ROM可读写可读写ROM分分 类类EPROMEEPROM（紫外线擦除）紫外线擦除）（电擦除）电擦除）63一、一、EPROM641.特点特点n可多次编程写入；可多次编程写入；n掉电后内容不丢失；掉电后内容不丢失；n内容的擦除需用紫外线擦除器。内容的擦除需用紫外线擦除器。65

21、2.EPROM 2764n8K8bit芯片芯片n地址信号：地址信号：A0 A12n数据信号：数据信号：D0 D7n输出信号：输出信号：OEn片选信号：片选信号：CEn编程脉冲输入：编程脉冲输入：PGMn其引脚与其引脚与SRAM 6264完全兼容完全兼容.662764的工作方式的工作方式数据读出数据读出编程写入编程写入擦除擦除标准编程方式标准编程方式快速编程方式快速编程方式编程写入：编程写入：每出现一个编程负脉冲就写入一个字节数据每出现一个编程负脉冲就写入一个字节数据67二、二、EEPROM681.特点特点n可在线编程写入；可在线编程写入；n掉电后内容不丢失；掉电后内容不丢失；n电可擦除。电可擦

22、除。692.典型典型EEPROM芯片芯片98C64An8K8bit芯片；芯片；n13根地址线（根地址线（A0 A12）；n8位数据线（位数据线（D0 D7）；）；n输出允许信号（输出允许信号（OE）；）；n写允许信号（写允许信号（WE）；）；n选片信号（选片信号（CE）；）；n状态输出端（状态输出端（READY/BUSY）。703.工作方式工作方式n数据读出数据读出n编程写入编程写入n擦除擦除字节写入：每一次字节写入：每一次BUSY正脉冲写正脉冲写 入一个字节入一个字节自动页写入：每一次自动页写入：每一次BUSY正脉冲写正脉冲写 入一页（入一页（1 32字节）字节）字节擦除：一次擦除一个字节字

23、节擦除：一次擦除一个字节片擦除：一次擦除整片片擦除：一次擦除整片714.EEPROM的应用的应用n可通过编写程序实现对芯片的读写；可通过编写程序实现对芯片的读写；n每写入一个字节都需判断每写入一个字节都需判断READY/BUSY 端的状态，仅当该端为高电平时才可写端的状态，仅当该端为高电平时才可写 入下一个字节。入下一个字节。P219例例72四、闪速四、闪速EEPROM特点：特点：n通过向内部控制寄存器写入命令的方法通过向内部控制寄存器写入命令的方法来控制芯片的工作方式。来控制芯片的工作方式。73工作方式工作方式数据读出数据读出编程写入：编程写入：擦擦 除除读单元内容读单元内容读内部状态寄存器

24、内容读内部状态寄存器内容读芯片的厂家及器件标记读芯片的厂家及器件标记数据写入，写软件保护数据写入，写软件保护字节擦除，块擦除，片擦除字节擦除，块擦除，片擦除擦除挂起擦除挂起745.45.4 高速缓存（高速缓存（Cache)Cache)了解：了解：nCache的基本概念；的基本概念；n基本工作原理；基本工作原理；n命中率；命中率；nCache的分级体系结构的分级体系结构75Cache的基本概念的基本概念n设置设置Cache的理由：的理由：nCPU与主存之间在执行速度上存在较大差异；与主存之间在执行速度上存在较大差异；n高速存储器芯片的价格较高；高速存储器芯片的价格较高；n设置设置Cache的条件

25、：的条件：n程序的局部性原理程序的局部性原理n时间局部性：时间局部性：n最近的访问项可能在不久的将来再次被访问最近的访问项可能在不久的将来再次被访问n空间局部性空间局部性：n一个进程所访问的各项，其地址彼此很接近一个进程所访问的各项，其地址彼此很接近76Cache的工作原理的工作原理CPUCache主主 存存DBDBDB命中命中存在存在不命中不命中77Cache的命中率的命中率n访问内存时，访问内存时，CPU首先访问首先访问Cache，找到则，找到则 “命中命中”，否则为，否则为“不命中不命中”。n命中率影响系统的平均存取速度。命中率影响系统的平均存取速度。Cache存储器系统的平均存取速度存

26、储器系统的平均存取速度=Cache存取速度存取速度命中率命中率+RAM存取速度存取速度不命中率不命中率nCache与内存的空间比一般为：与内存的空间比一般为：1 12878Cache的读写操作的读写操作读操作读操作写操作写操作贯穿读出式贯穿读出式旁路读出式旁路读出式写穿式写穿式回写式回写式79贯穿读出式贯穿读出式CPUCache主主 存存n CPUCPU对主存的所有数据请求都首先送到对主存的所有数据请求都首先送到CacheCache，在在CacheCache中查找。中查找。n 若若命中，切断命中，切断CPUCPU对主存的请求，并将数据送出；对主存的请求，并将数据送出；n 如果不命中，则将数据请

27、求传给主存如果不命中，则将数据请求传给主存。80旁路读出式旁路读出式nCPU向向Cache和主存同时发出和主存同时发出数据数据请求。请求。n命中，则命中，则Cache将数据回送给将数据回送给CPU，并同时中断并同时中断CPU对主对主 存的请求；存的请求；n若不命中，则若不命中，则Cache不做任何动作，由不做任何动作，由CPU直接访问主存直接访问主存CPUCache主主 存存81写穿式写穿式n从从CPU发出的写信号送发出的写信号送Cache的同时的同时也写入主存。也写入主存。CPUCache主主 存存82回写式回写式（写更新写更新）n数据一般只写到数据一般只写到Cache，当当Cache中的数

28、据中的数据被再次更新时，将原更新的数据写入主存相被再次更新时，将原更新的数据写入主存相应单元，并接受新的数据。应单元，并接受新的数据。CPUCache主主 存存更新更新写入写入83Cache的分级体系结构的分级体系结构n一级一级Cache：容量一般为容量一般为8KB-64KBn一级一级Cache集成在集成在CPU片内。片内。L1 Cache分为指令分为指令Cache和数据和数据Cache。使指令和数据的访问互不影使指令和数据的访问互不影响。响。指令指令Cache用于存放预取的指令。数据用于存放预取的指令。数据Cache中存放指令的操作数。中存放指令的操作数。n二级二级Cache：容量一般为容量

29、一般为128KB-2MBn在在Pentium之后的微处理器芯片上都配置了二级之后的微处理器芯片上都配置了二级Cache，其工作频率与，其工作频率与CPU内核的频率相同。内核的频率相同。84Cache的分级体系结构的分级体系结构n系统中的二级系统中的二级Cache CPU L1CacheL2Cache速度和存储速度和存储容量兼备容量兼备提高存取速度提高存取速度主主 存存提供存储容量提供存储容量85IBM PC/XTIBM PC/XT存储器的空间分配存储器的空间分配00000H9FFFFHBFFFFHFFFFFHRAM区区 640KB保留区保留区 128KBROM区区 256KB86结束语结束语谢谢大家聆听！谢谢大家聆听！87