EDA实验---交通灯的设计.doc





《EDA实验---交通灯的设计.doc》由会员分享,可在线阅读,更多相关《EDA实验---交通灯的设计.doc(25页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、EDA设计实验 课程题目:交通灯的设计 系 别:电子信息与电气工程系 专业班级:12自动化2班 姓 名:王金鑫郭远首周俊升 指导教师:周泽华 职 称:讲 师 2014年12月4日十字路口的信号灯控制电路一 绪论 伴随着社会的发展以及人类生活水平的提高,汽车的数量在不断增加,交通事业得以蓬勃发展,而随之引起的安全问题已经不容忽视。EDA技术的发展和应用领域也在不断的扩大与深入,机械、电子、通信、航空航天、化工、矿产、生物、医学、军事等各个领域的重要性日益突出。为了确保十字路口的行人和车辆顺利,畅通的通过,往往采用电子控制的交通信号来进行指挥。利用EDA技术设计交通灯来完成这个需求就显的更加迫切,
2、同样也是非常的实用和合理。本设计就是针对交通信号灯控制器的设计问题,提出了基于VHDL语言的交通信号灯系统的硬件实现方法。通过对系统进行结构分析,采用了层次化的设计方法,给出了各个模块的VHDL程序,并且利用Quartus 对应用程序进行了仿真,并给出了相应的仿真结果。通过电路优化设计,可以使用规模更小的可编程逻辑芯片,从而降低系统成本。关键词:交通信号灯;VHDL;仿真二 设计任务与要求1.实现一个十字路口的信号灯控制电路。2.信号灯分别由红、黄、绿三种颜色组成,运行时,绿灯亮10秒钟,然后闪5秒,绿灯灭,黄灯亮2秒,黄灯灭,红灯亮,同时另一方向的绿灯亮,红灯亮的时间为17秒 。扩展要求:3
3、.增加显示功能,即每个灯亮时显示相应的秒数并倒计时。4.增加左转功能,即信号灯由红灯、黄灯和两个绿灯组成,左转时间为15秒,红灯亮的时间调整为62秒。三系统分析与总体方案1.设计思路 在某一十字路口交叉地带,可设置东西走向的道路为主道,南北走向的道路为次道,主次车道的交通灯需按交通法则交替运行。则可设计逻辑电路。 交通灯控制系统原理图如图一,由计数器、分频器、控制器、分位译码电路、扫描显示电路等部分组成。分频器计数器控制器红绿灯显示显示控制电路扫描显示电路七段数码管2.系统分析通过分析可以知道,所要设计的十字路口交通灯控制电路要能够使南北方向有左转、直行各三个灯(红、黄、绿),东西方向有左转、
4、直行各三个灯(红、黄、绿),三个灯能够按顺序依次亮灭。而且要求绿灯亮转黄灯亮然后其他时间为红灯,红灯亮可以直接转绿灯(三种灯的循环顺序如图所示)。还要求三种灯的点亮时间能够以倒计时的形式显示出来。可以用VHDL语言合理设计系统功能,使红黄绿灯的转换有一个准确的时间间隔和转换顺序。 ST MGSRT1 MG SR T2 ST MY SRT3 ST ST MR SGT4 交通灯流程图MG:主道绿灯 MY:主道黄灯 MR:主道红灯 MG:主道绿灯闪 SG:次道绿灯 SY:次道黄灯 SR:次道红灯T1:40s T2:5s T3:2s T4:47s ST:状态转换量 状态一:主道绿灯次道红灯持续时间小于
5、10s时,T1=0状态保持不变,若持续时间等于10s时,T1=1转换到下一状态。 状态二:主道绿灯闪烁次道红灯持续时间小于5s时,T2=0状态保持不变,若持续时间等于5s时,T2=1转换到下一状态。 状态三:主道黄灯次道红灯持续时间小于2s时,T3=0状态保持不变,若持续时间等于2s时,T3=1转换到下一状态。 状态四:主道红灯次道绿灯持续时间小于17s时,T4=0状态保持不变,若持续时间等于17s时,T4=1转换到下一状态。四硬件电路设计1.选择器件装有Altera公司QuartusII仿真软件的计算机一台。选择FPGA器件:Cyclone中的EP1C12Q240C8。EDA-VI实验箱一台
6、。实现数据下载的数据线,导线。开关以及LED灯。四位八段数码显示管。 2.功能模块模块一 :分频器 分频器实现的是将高频时钟信号转换成低频时钟信号,clk信号经分频器将50MHz分为250Hz和1Hz提供给计数器、控制器和扫描显示电路所需的时钟计时脉冲。分频器模块(div) VHDL源程序:library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity div isport(clk3:IN std_logic; clkout1,clkout2:OUT std_logic);end div;archi
7、tecture one of div isbeginprocess(clk3)variable cnt:integer range 0 to ;variable tmp:std_logic;begin if(clk3event and clk3=1)then if cnt= then cnt:=0; tmp:=not tmp;else cnt:=cnt+1;end if;end if;clkout1=99999 then cnt:=0; tmp:=not tmp;else cnt:=cnt+1;end if;end if;clkout2124 THEN S:=1; else S:=S+1; I
8、F 0S AND S41 THEN 40s内 G1=0; 主道绿灯亮 Y1=1; R1=1; L1=1; G2=1; Y2=1; R2=0; 次道红灯亮 L2=1;ELSIF s=41 THEN 主道绿灯闪烁的第一秒 G1=1; Y1=1; R1=1; L1=1; G2=1; Y2=1; R2=0; L2=1;ELSIF s=42 THEN G1=0; Y1=1; R1=1; L1=1; G2=1; Y2=1; R2=0; L2=1;ELSIF s=43 THEN G1=1; Y1=1; R1=1; L1=1; G2=1; Y2=1; R2=0; L2=1;ELSIF s=44 THEN G1
9、=0; Y1=1; R1=1; L1=1; G2=1; Y2=1; R2=0; L2=1;ELSIF s=45 THEN 主道绿灯闪烁最后一秒 G1=1; Y1=1; R1=1; L1=1; G2=1; Y2=1; R2=0; L2=1; ELSIF 45S AND s61 THEN G1=1; Y1=1; R1=1; L1=0; 主道左转灯亮 G2=1; Y2=1; R2=0; L2=1; ELSIF 60S AND s63 THEN G1=1; Y1=0; 主道黄灯亮 R1=1; L1=1; G2=1; Y2=1; R2=0; L2=1;ELSIF 62s AND s103 THEN G1
10、=1; Y1=1; R1=0; 主道红灯亮 L1=1; G2=0; 次道绿灯亮 Y2=1; R2=1; L2=1; ELSIF S=103 THEN 次道绿灯闪烁第一秒 G1=1; Y1=1; R1=0; 主道红灯亮 L1=1; G2=1; Y2=1; R2=1; L2=1;ELSIF S=104 THEN G1=1; Y1=1; R1=0; L1=1; G2=0; Y2=1; R2=1; L2=1;ELSIF S=105 THEN G1=1; Y1=1; R1=0; L1=1; G2=1; Y2=1; R2=1; L2=1;ELSIF S=106 THEN G1=1; Y1=1; R1=0;
11、 L1=1; G2=0; Y2=1; R2=1; L2=1;ELSIF S=107 THEN 次道绿灯闪烁最后一秒 G1=1; Y1=1; R1=0; L1=1; G2=1; Y2=1; R2=1; L2=1;ELSIF 107s and s123 THEN G1=1; Y1=1; R1=0; L1=1; G2=1; Y2=1; R2=1; L2=0;ELSIF 122s and s125 THEN G1=1; Y1=1; R1=0; L1=1; G2=1; Y2=0; R2=1; L2=1; END IF; END IF;END IF; END PROCESS;END; 控制器仿真波形模块三
12、: 显示控制电路输入与计数器相连,输出与扫描显示电路相连VHDL源程序:LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY XSKZ IS PORT(EN45A,EN45B,EN02A,EN02B,EN15A,EN15B:IN STD_LOGIC; AIN45A,AIN45B:IN STD_LOGIC_VECTOR(7 DOWNTO 0); AIN15A,AIN15B:IN STD_LOGIC_VECTOR(7 DOWNTO 0); AIN02 :IN STD_LOGIC_VECTOR(
13、7 DOWNTO 0); DOUTM,DOUTB:OUT STD_LOGIC_VECTOR(7 DOWNTO 0);END ENTITY XSKZ;ARCHITECTURE ART OF XSKZ IS BEGIN PROCESS(EN45A,EN45B,EN02A,EN02B,EN15A,EN15B,AIN45A,AIN45B,AIN15A,AIN15B,AIN02)IS BEGIN IF EN45A=0 THEN DOUTM=AIN45A(7 DOWNTO 0);DOUTB=AIN45B(7 DOWNTO 0); ELSIF EN45B=0 THEN DOUTM=AIN45B(7 DOWN
14、TO 0);DOUTB=AIN45A(7 DOWNTO 0);ELSIF EN02A=0 THEN DOUTM=AIN02(7 DOWNTO 0);DOUTB=AIN02(7 DOWNTO 0); ELSIF EN02B=0 THEN DOUTM=AIN02(7 DOWNTO 0);DOUTB=AIN02(7 DOWNTO 0);ELSIF EN15A=0THEN DOUTM=AIN15A(7 DOWNTO 0);DOUTB=AIN15B(7 DOWNTO 0);ELSIF EN15B=0THEN DOUTM=AIN15B(7 DOWNTO 0);DOUTB=AIN15A(7 DOWNTO 0
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- EDA 实验 交通灯 设计

限制150内