数字电子技术基础课后答案全解.pdf

《数字电子技术基础课后答案全解.pdf》由会员分享，可在线阅读，更多相关《数字电子技术基础课后答案全解.pdf（46页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、万两黄金容易得，知心一个也难求。曹雪芹宠辱不惊，看庭前花开花落；去留无意，望天上云卷云舒。洪应明第 3 章 逻辑代数及逻辑门【3-1】填空 1、与模拟信号相比，数字信号的特点是它的 离散 性。一个数字信号只有两种取值分别表示为 0 和 1。2、布尔代数中有三种最基本运算：与 、或 和 非，在此基础上又派生出五种基本运算，分别为与非、或非、异或、同或和与或非。3、与运算的法则可概述为：有“0”出 0 ，全“1”出 1；类似地或运算的法则为 有”1”出”1”，全”0”出”0”。4、摩根定理表示为：A B=AB；AB=A B。5、函数表达式 Y=ABCD，则其对偶式为Y=()AB C D。6、根据反

2、演规则，若 Y=ABCDC，则Y()ABCDC。7、指出下列各式中哪些是四变量 A B C D 的最小项和最大项。在最小项后的（）里填入 mi，在最大项后的（）里填入 Mi，其它填（i 为最小项或最大项的序号）。(1)A+B+D ();(2)ABCD (m7);(3)ABC ()(4)AB(C+D)();(5)ABCD (M9);(6)A+B+CD ();8、函数式 F=AB+BC+CD 写成最小项之和的形式结果应为m(3,6,7,11,12,13,14,15),写成最大项之积的形式结果应为M(0,1,2,4,5,8,9,10)9、对逻辑运算判断下述说法是否正确，正确者在其后（）内打对号，反之

3、打。（1）若 X+Y=X+Z，则 Y=Z；()（2）若 XY=XZ，则 Y=Z；()（3）若 XY=XZ，则 Y=Z；()【3-2】用代数法化简下列各式(1)F1=1ABCAB (2)F2=ABCDABDACDAD (3)3FACABCACDCDACD (4)4()()FABCABCABCABC 【3-3】用卡诺图化简下列各式(1)1FBCABABCABC (2)2FABBCBCAB(3)3FACACBCBCABACBC (4)4FABCABDACDCDABCACDAD 老当益壮，宁移白首之心；穷且益坚，不坠青云之志。唐王勃天行健，君子以自强不息。地势坤，君子以厚德载物。易经或ABACBC (

4、5)5FABCACABDABACBD (6)6FABCDABCADABCABCCD(7)7FACABBCDBDABDABCDABDBD (8)8 FACACBDBDABCDABCDABCDABCD(9)9()FA CDBCDACDABCDCDCD(10)F10=10FACABBCDBECDECABACBDEC【3-4】用卡诺图化简下列各式(1)P1(A,B,C)=(0,1,2,5,6,7)mABACBC (2)P2(A,B,C,D)=(0,1,2,3,4,6,7,8,9,10,11,14)mACADBCD(3)P3(A,B,C,D)=(0,1,4,6,8,9,10,12,13,14,15)mA

5、BBCADBD(4)P4(A,B,C,D)=17MMABCBCD【3-5】用卡诺图化简下列带有约束条件的逻辑函数（1）1,(3,6,8,9,11,12)(0,1,2,13,14,15)()dP A B C DmACBDBCDACD或(2)P2(A,B,C,D)=(0,2,3,4,5,6,11,12)(8,9,10,13,14,15)dmBCBCD(3)P3=()ACDABCDABCDADACDBCDABD或 AB+AC=0(4)P4=ABABCDABCD （A B C D 为互相排斥的一组变量，即在任何情况下它们之中不可能两个同时为 1）【3-6】已知:Y1=ABACBD Y2=ABCDACD

6、BCDBC 用卡诺图分别求出Y Y12，YY12，YY12。解：先画出 Y1和 Y2的卡诺图，根据与、或和异或运算规则直接画出Y Y12，YY12，YY12的卡诺图，再化简得到它们的逻辑表达式：Y Y12=ABDABCCD YY12=ABCBD YY12=ABCDABCBCDACD 百学须先立志。朱熹百川东到海，何时复西归？少壮不尽力，老大徒伤悲。汉乐府长歌行 第 4 章 集成门电路【4-1】填空 1在数字电路中，稳态时三极管一般工作在 开关（放大，开关）状态。在图中，若 UI0；b.cCCbI7.0RVRU；c.CCIbc0.7VURR）。在电路中其他参数不变的条件下，仅 Rb减小时，晶体管

7、的饱和程度 加深 （减轻，加深，不变）；仅 Rc减小时，饱和程度 减轻（减轻，加深，不变）。图中 C 的作用是 加速 （去耦，加速，隔直）。+5VRcRbuiuoTC+3V G3G1G2AB 图 图 2由 TTL 门组成的电路如图所示，已知它们的输入短路电流为 IS，高电平输入漏电流 IR40A。试问：当 A=B=1 时，G1的灌（拉，灌）电流为 ；A=0 时，G1的 拉 （拉，灌）电流为160A。3 图中示出了某门电路的特性曲线，试据此确定它的下列参数：输出高电平 UOH=3V ；输出低电平UOL=；输入短路电流IS=；高电平输入漏电流IR=；阈值电平UT=；开门电平 UON=；关门电平 U

8、OFF=；低电平噪声容限 UNL=；高电平噪声容限 UNH=；最大灌电流 IOLMax=15mA ；扇出系数 No=10 。OUO3V0.3V1.5V3VOUOHIOH5mA-1.40.02 mAIIO15mAIOL0.3VUOLOmAUIUI 图 4TTL 门电路输入端悬空时，应视为高电平（高电平，低电平，不定）；此时如用万用表测量输入端的电压，读数约为 （，0V，）。5集电极开路门（OC 门）在使用时须在输出与电源（输出与地，输出与输入，输出与电源）之间接一电阻。6CMOS 门电路的特点：静态功耗极低（很大，极低）；而动态功耗随着工作频率的提高而增加（增加，减小，不变）；输入电阻很大（很大

9、，很小）；噪声容限高（高，低，等）于 TTL 门【4-2】电路如图(a)(f)所示，试写出其逻辑函数的表达式。以铜为镜，可以正衣冠；以古为镜，可以知兴替；以人为镜，可以明得失。旧唐书魏征列传人之为学，不日进则日退，独学无友，则孤陋而难成；久处一方，则习染而不自觉。顾炎武CMOSAF110kTTLAF2100BCMOSAF351BTTLAF4100kBTTLCMOSAF510kB(a)(b)(c)(f)(e)(d)AF6100kB 图 解：(a)1FA (b)21F (c)3FAB (d)4FA B (e)51F (f)6FB 【4-3】图中各电路中凡是能实现非功能的要打对号，否则打。图(a)为

10、 TTL 门电路，图(b)为 CMOS 门电路。解：A5VA100AA1A1M(a)A1MABTGA1VADD(b)图【4-4】要实现图中各 TTL 门电路输出端所示的逻辑关系各门电路的接法是否正确如不正确，请予更正。解：一寸光阴一寸金，寸金难买寸光阴。增广贤文我尽一杯，与君发三愿：一愿世清平，二愿身强健，三愿临老头，数与君相见。白居易CBACBAFABABCDCDABF(a)(b)1ABFXA100kXBXAFB(c)(d)BACBAFABCDCDABFCRCCV（改为10）图【4-5】TTL 三态门电路如图(a)所示，在图(b)所示输入波形的情况下，画出 F 端的波形。FABC ABC(a

11、)(b)图 解：当1C时，ABF；当0C时，BABAF。于是，逻辑表达式 CBACABF)(F 的波形见解图所示。ABCF 良辰美景奈何天，便赏心乐事谁家院。则为你如花美眷，似水流年。汤显祖万两黄金容易得，知心一个也难求。曹雪芹【4-6】图所示电路中 G1为 TTL 三态门，G2为 TTL 与非门，万用表的内阻 20k/V，量程 5V。当 C=1 或 C=0 以及 S 通或断等不同情况下，UO1和 UO2的电位各是多少请填入表中，如果 G2的悬空的输入端改接至，上述结果将有何变化 V0CG2G1UO1UO2S 图 解：C S 通 S 断 1 1 UO1=UO2=UO1=0V UO2=0 0 U

12、O1=UO2=UO1=UO2=若 G2的悬空的输入端接至，结果如下表 C S 通 S 断 1 1 UO1=UO2=UO1=0V UO2=0 0 UO1=UO2=UO1=UO2=【4-7】已知 TTL 逻辑门 UoH=3V，UoL=，阈值电平 UT=，试求图电路中各电压表的读数。解：电压表读数 V1=，V2=，V3=，V4=3V，V5=。V1V2V3V4V53.6 V0.3 V3.6V3.6 V3.6 V1.4V1.4V 0.3V 0.3V3V 图 【4-8】如图(a)所示 CMOS 电路，已知各输入波形 A、B、C 如图(b)所示，R=10k，请画出 F端的波形。大丈夫处世，不能立功建业，几与

13、草木同腐乎？罗贯中丹青不知老将至，贫贱于我如浮云。杜甫ABCFRABC(a)(b)图 解：当 C=0 时，输出端逻辑表达式为 F=BA；当 C=1 时，F=A，即，F=BAC+AC。答案见下图。ABCF 【4-9】由 CMOS 传输门和反相器构成的电路如图(a)所示，试画出在图(b)波形作用下的输出UO的波形（UI1=10V UI2=5V）TGCTGI1UI2UoUOCtOUOt10V(a)(b)图 解：输出波形见解图。Ctt10V10V5V00uo 百川东到海，何时复西归？少壮不尽力，老大徒伤悲。汉乐府长歌行忍一句，息一怒，饶一着，退一步。增广贤文人不知而不愠，不亦君子乎？论语丈夫志四方，有

14、事先悬弧，焉能钧三江，终年守菰蒲。顾炎武 2(1,2,3,4,5,6)PmABBCAC或2PABBCAC 【5-4】图是由八选一数据选择器构成的电路，试写出当 G1G0为各种不同的取值时的输出Y 的表达式。YYG1G0A1210ENMUX0 1 2 3 4 5 6 7G0774LS151B 图 解：结果如表所示。表 G1 G0 Y 0 0 A 0 1 AB 1 0 AB 1 1 AB 【5-5】用与非门实现下列逻辑关系，要求电路最简。123(11,12,13,14,15)(3,7,11,12,13,15)(3,7,12,13,14,15)PmPmPm 解：卡诺图化简如图所示。000000100

15、1111000AB0100011110001110CDP1P200001110011100000100011110001110ABCDP300001110011010000100011110001110ABCD 图 1PABACD 2PABCACDACDPABACD3 将上述函数表达式转换为与非式，可用与非门实现，图略。【5-6】某水仓装有大小两台水泵排水，如图所示。试设计一个水泵启动、停止逻辑控制吾日三省乎吾身。为人谋而不忠乎？与朋友交而不信乎？传不习乎？论语百学须先立志。朱熹电路。具体要求是当水位在 H 以上时，大小水泵同时开动；水位在 H、M 之间时，只开大泵；水位在 M、L 之间时，只

16、开小泵；水位在 L 以下时，停止排水。（列出真值表，写出与或非型表达式，用与或非门实现，注意约束项的使用）LMHM2M1 图 解：1.真值表如表所示；表 H M L F2 F1 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 1 1 0 1 0 0 1 0 1 1 1 0 1 1 1 1 1 2.卡诺图化简如图所示；10MLH000111100011F210MLH000111100101F1 图 3.表达式为 21FMFMLHMHLH 或按虚线框化简可得1FHML。图略。【5-7】仿照全加器设计一个全减器，被减数 A，减数 B，低位借位信号 J0，差 D，向高位的借位 J，要求：1

17、 列出真值表，写出 D、J 的表达式；2 用二输入与非门实现；3 用最小项译码器 74LS138 实现；4 用双四选一数据选择器实现。解：百川东到海，何时复西归？少壮不尽力，老大徒伤悲。汉乐府长歌行谋事在人，成事在天！增广贤文1.设被减数为 A，减数为 B，低位借位为 J0，差为 D，借位为 J。列真值表如表所示。表 A B J0 D J 0 0 0 0 0 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 化简可得 0000(,)(1,2,4,7)(,)(1,2,3,7)D A B JmABJJ A B

18、 JmAB JAB 2.用二输入与非门实现的逻辑图见图(a)。3.用 74LS138 实现的逻辑图见图(b)。4.用双四选一数据选择器实现的逻辑图见图(c)。ABJ0DJ(a)&ENBIN/OCT01201234567BAJ01DJEN1MUXD0 1 2 30 1 2 374LS153J10G03ABEN21D2DJ01 (b)(c)图 【5-8】设计一组合数字电路，输入为四位二进制码 B3B2B1B0，当 B3B2B1B0是 BCD8421 码时输出 Y=1；否则 Y=0。列出真值表，写出与或非型表达式，用集电极开路门实现。解：1.根据题意直接填写函数卡诺图，如图(a)所示。化简为 0 的

19、最小项，可得输出 Y 的与或非式 3231YB BB B 2.用集电极开路门实现的逻辑图见图(b)。其身正，不令而行；其身不正，虽令不从。论语一寸光阴一寸金，寸金难买寸光阴。增广贤文Y11111101100000110100011110001110B3B2B1B0YR+VCCB3B2B1 (a)(b)图 【5-9】试用最小项译码器 74LS138 和和一片 74LS00 实现逻辑函数 12(,)(0,3)(,)(1,2,3)P A BmP A Bm 解：本题有多种答案，答案之一如图所示，其余答案请同学自行设计。&ENBIN/OCT01201234567BA1P2P1 图【5-10】试用集成四位

20、全加器 74LS283 和二输入与非门实现 BCD8421 码到 BCD5421 码的转换。解：将 BCD8421 码转换为 BCD5421 码时，则前五个数码不需改变，后五个数码需要加 3，如表所示。表 被加数(BCD8421)加数 和(BCD5421)A3 A2 A1 A0 B3 B2 B1 B0 S3 S2 S1 S0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 1 0 0 0 1 1 0 0 0 0 0 0 1 1 0 1 0 0 0 0 0 0 0 1 0 0 0 1 0 1 0 0 1 1

21、1 0 0 0 0 1 1 0 0 0 1 1 1 0 0 1 0 1 1 1 0 0 1 1 1 0 1 0 吾日三省乎吾身。为人谋而不忠乎？与朋友交而不信乎？传不习乎？论语人之为学，不日进则日退，独学无友，则孤陋而难成；久处一方，则习染而不自觉。顾炎武1 0 0 0 0 0 1 1 1 0 1 1 1 0 0 1 0 0 1 1 1 1 0 0 由表可得 74LS283 的加数低两位的卡诺图，见图(a)所示。设 BCD8421 码输入为 DCBA，则化简可得 10=B=B=D+CB+CA D CB CA 用 74LS283 和二输入与非门实现的逻辑图见图(b)。74LS283A3A2A1A

22、0B3B2B1B0C4C0S3S2S1S0DCBA00011011100100011110001110DCBAB1/B0(a)(b)图 【5-11】设计一个多功能组合数字电路，实现表所示逻辑功能。表中 C1，C0为功能选择输入信号；A、B 为输入变量；F 为输出。1、列出真值表，写出 F 的表达式；2、用八选一数据选择器和门电路实现。表 C1 C0 F 0 0 A+B 0 1 AB 1 0 AB 1 1 AB 解：1.输出 F 的表达式为 001010FC ABC ABC ABC ABCC AB 2.用八选一数据选择器和门电路实现逻辑图如图所示。图中 D0=D3=D4=D7=B；D1=1；D2

23、=0；D5=D6=B 以铜为镜，可以正衣冠；以古为镜，可以知兴替；以人为镜，可以明得失。旧唐书魏征列传人人好公，则天下太平；人人营私，则天下大乱。刘鹗FFC1C0A1210ENMUX0 1 2 3 4 5 6 7G0774LS151B 图 【5-12】电路如图(a)所示。1.写出 L，Q，G 的表达式，列出真值表，说明它完成什么逻辑功能。2.用图(a)、(b)所示电路构成五位数码比较器。ABQLG74LS85YABA2A3A1A0B2B3B1B0(AB)i(a)(b)图 解：1.输出函数表达式为 LAB GAB QABAB 该电路为一位数码比较器。2.将一位数码比较器的输出 L、Q、G 接到

24、74LS85 的串行输入端即可。【5-14】解：设合格为“1”，通过为“1”；反之为“0”。根据题意，列真值表见表。表 A B C F 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 人之为学，不日进则日退，独学无友，则孤陋而难成；久处一方，则习染而不自觉。顾炎武非淡泊无以明志，非宁静无以致远。诸葛亮化简可得 【5-13】某汽车驾驶员培训班进行结业考试，有三名评判员，其中 A 为主评判员，B 和 C为副评判员。在评判时，按照少数服从多数的原则通过，但主评判员认为合格，方可通过。用与非门组成的逻辑电路实现此评判规定。

25、解：设合格为“1”，通过为“1”；反之为“0”。根据题意，列真值表见表。表 A B C F 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 化简可得.FABACAB AC 【5-14】分析图所示电路中，当 A、B、C、D 只有一个改变状态时，是否存在竞争冒险现象如果存在，都发生在其他变量为何种取值的情况下 ABCDY 图 解：由图可知表达式为 YACDABDBCCD 当 B=0 且 C=D=1 时：Y=AA 当 A=D=1 且 C=0 时：Y=B+B 当 B=1,D=0 或 A=0,B=D=1 时：Y=C+C 当

26、A=0,C=1 或 A=C=1,B=0 时：Y=D+D 一寸光阴一寸金，寸金难买寸光阴。增广贤文大丈夫处世，不能立功建业，几与草木同腐乎？罗贯中第 6 章 触发器【6-1】已知由与非门构成的基本 RS 触发器的直接置“0”端和直接置“1”端的输入波形如图所示，试画出触发器 Q 端和Q端的波形。RdSdQQ 图 解：基本 RS 触发器 Q 端和Q端的波形可按真值表确定，要注意的是，当dR和dS同时为“0”时，Q 端和Q端都等于“1”。dR和dS同时撤消，即同时变为“1”时，Q 端和Q端的状态不定。见图（b）所示，图中 Q 端和Q端的最右侧的虚线表示状态不定。RdSdQQ不定状态 图（b）题 6-

27、1 答案的波形图 【6-2】触发器电路如图(a)所示，在图(b)中画出电路的输出端波形，设触发器初态为“0”。QQRdSddSdQQR (a)(b)图 解：此题是由或非门构成的 RS 触发器，工作原理与由与非门构成的基本 RS 触发器一样，只不过此电路对输入触发信号是高电平有效。参照题 6-1 的求解方法，即可画出输出端的波形，见图(c)。dSdQQR不定状态 图(c)【6-3】试画出图所示的电路，在给定输入时钟作用下的输出波形，设触发器的初态为“0”。C11J1KRSQ“1”CPYZ 吾日三省乎吾身。为人谋而不忠乎？与朋友交而不信乎？传不习乎？论语好学近乎知，力行近乎仁，知耻近乎勇。中庸CP

28、 图 解：见图(b)所示，此电路可获得双相时钟。QQCPYZ 图(b)【6-4】分析图所示电路，列出真值表，写出特性方程，说明其逻辑功能。QQDCP 图 解：1真值表(CP=0 时，保持；CP=1 时，如下表）Dn Qn Qn+1 0 0 0 0 1 0 1 0 1 1 1 1 2特性方程 Qn+1=Dn 3该电路为锁存器（时钟型 D 触发器）。CP=0 时，不接收 D 的数据；CP=1 时，把数据锁存，但该电路有空翻。【6-5】试画出在图所示输入波形的作用下，上升和下降边沿 JK 触发器的输出波形。设触发器的初态为“0”。CPJK 大丈夫处世，不能立功建业，几与草木同腐乎？罗贯中我尽一杯，与

29、君发三愿：一愿世清平，二愿身强健，三愿临老头，数与君相见。白居易图 解：见图(b)所示。CPJKCPJKQQ 图(b)【6-6】试画出图(a)所示电路，在图(b)给定输入下的 Q 端波形，设触发器初态为“0”。C11J1KCPDQCPDQQ (a)(b)图 解：见图(b)所示。CPDQ 图(b)【6-7】根据特性方程，外加与非门将 D 触发器转换为 JK 触发器，应如何实现若反过来将 JK 触发器转换为 D 触发器，应如何实现 解：J-K 触发器特性方程 n 1nnQJQKQ D 触发器特性方程 n 1QD D 触发器转换为 J-K 触发器 nnnnDJQKQJQKQ 如图（a）所示。J-K

30、触发器转换为 D 触发器 JD，KD 如图（b）所示。（a）（b）图 【6-8】电路如图(a)所示，触发器为维持阻塞型 D 触发器，各触发器初态均为“0”。1在图(b)中画出 CP 作用下的 Q0 Q1和 Z 的波形；2分析 Z 与 CP 的关系。常将有日思无日，莫待无时思有时。增广贤文良辰美景奈何天，便赏心乐事谁家院。则为你如花美眷，似水流年。汤显祖C11DQCPC11DRQQZQ0Q1FF0FF1 CPQ0ZQ1(a)(b)图 解：1、CP 作用下的输出 Q0 Q1和 Z 的波形如下图；2、Z 对 CP 三分频。ZCPQ1Q2Z【6-9】电路如图(a)所示，试在图(b)中画出给定输入波形作

31、用下的输出波形，各触发器的初态均为“0”；根据输出波形，说明该电路具有什么功能 C11DQCPAC11DQFFF0FF1(a)CPAF(b)图 解：输出波形图见图(c)CPAF 图(c)【6-10】电路如图所示，试在图(b)中画出给定输入波形作用下输出端 Q0和 Q1的波形，设各触发器的初态均为“0”。老当益壮，宁移白首之心；穷且益坚，不坠青云之志。唐王勃其身正，不令而行；其身不正，虽令不从。论语C11DRQQAC11DQQCPFF0FF1Q0Q1CPQ0AQ1 (a)(b)图 解：输出波形图见图(c)CPBCA 图(c)【6-11】电路如图所示，试在图(b)中画出给定输入波形作用下输出端 Q

32、0 和 Q1波形，各触发器的初态均为“0”。Q0 AC11J1KRQ CPC11J1KQQ“1”“1”Q1FF0FF1AQ0Q1CP (a)(b)图 解：见图(b)所示。该电路 A 输入每出现一次下降沿，Q1端就输出一个宽度等于时钟周期的脉冲。AQ0Q1CP 图(b)人之为学，不日进则日退，独学无友，则孤陋而难成；久处一方，则习染而不自觉。顾炎武勿以恶小而为之，勿以善小而不为。刘备第 7 章 时序逻辑电路 【7-1】已知时序逻辑电路如图所示，假设触发器的初始状态均为 0。(1)写出电路的状态方程和输出方程。(2)分别列出 X=0 和 X=1 两种情况下的状态转换表，说明其逻辑功能。(3)画出

33、X=1 时，在 CP 脉冲作用下的 Q1、Q2和输出 Z 的波形。1J1KC11J1KC1Q1Q2CPXZ1 图 解：1电路的状态方程和输出方程 n1n2n11n1QQQXQ n2n11n2QQQ CPQQZ21 2分别列出 X=0 和 X=1 两种情况下的状态转换表，见题表所示。逻辑功能为 当 X=0 时，为 2 位二进制减法计数器；当 X=1 时，为 3 进制减法计数器。3X=1 时，在 CP 脉冲作用下的 Q1、Q2和输出 Z 的波形如图(b)所示。题表 CP1Q2QZ 图(b)【7-2】电路如图所示，假设初始状态 QaQbQc=000。(1)写出驱动方程、列出状态转换表、画出完整的状态

34、转换图。(2)试分析该电路构成的是几进制的计数器。1J1KC11J1KC11J1KC1QaQbQcCP11 图 解：1写出驱动方程 1aa KJ ncnabbQQKJ nbnacQQJ nacQK 2写出状态方程 X=0 X=1 Q2 Q1 Q2 Q1 0 0 0 0 1 1 1 0 1 0 0 1 0 1 0 0 0 0 好学近乎知，力行近乎仁，知耻近乎勇。中庸志不强者智不达，言不信者行不果。墨翟na1naQQ nanananancna1nbQQQQQQQ ncnancnbna1nbQQQQQQ 3列出状态转换表见题表，状态转换图如图(b)所示。01253746图7.2(b)表7.2状态转换

35、表 CP nanbcQQQ 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 0 0 0 n 4由 FFa、FFb和 FFc构成的是六进制的计数器。【7-3】在二进制异步计数器中，请将正确的进位端或借位端（Q 或Q）填入下表 触发方式 计数器类型 加法计数器 减法计数器 上升沿触发 由（）端引出进位 由（）端引出借位 下降沿触发 由（）端引出进位 由（）端引出借位 解：题表 7-3 下降沿触发 由 Q 端引出进位 由Q 端引出借位触发方式 加法计数器 减法计数器上升沿触发 由Q 端引出进位 由Q端引出借位 【7-4】电路如图(a)所示，假设初始

36、状态 Q2Q1Q0=000。1.试分析由 FF1和 FF0构成的是几进制计数器；2.说明整个电路为几进制计数器。列出状态转换表，画出完整的状态转换图和 CP 作用下的波形图。1J1KC11J1KC11J1KC1CPFF1FF2FF0CPQ 0Q2Q1 (a)(b)图 解：1、由 FF1和 FF0构成的是三进制加法计数器（过程从略）2、整个电路为六进制计数器。状态转换表（略），完整的状态转换图 和 CP 作用下的波形图如下图。忍一句，息一怒，饶一着，退一步。增广贤文百川东到海，何时复西归？少壮不尽力，老大徒伤悲。汉乐府长歌行CPQ0Q1Q2707312564【7-5】某移位寄存器型计数器的状态转

37、换表如表所示。请在图中完成该计数器的逻辑图，可以增加必要的门电路。要求：写出求解步骤、画出完整的状态转换图。（Q3为高位）表 CPQ3 Q2 Q1 Q0 0 0 0 0 0 1 1 0 0 0 2 1 1 0 0 3 1 1 1 0 4 0 1 1 1 5 0 0 1 1 6 0 0 0 1 7 0 0 0 0 1DC11DC11DC11DC1Q3Q2Q1Q0 图 解：(1)根据状态转换表画次态卡诺图，求出状态方程。00011110010001100000000011110011100111n1Qn0Qn3Qn2Qn+13Qn+12Q1Q0Qn+1 n+1 n+1nn310QQ Q；n+1n2

38、3QQ；n+1n12QQ；n+1n01QQ(2)由状态方程写驱动方程。nn310DQ Q；n23DQ；n12DQ；n01DQ(3)验证自启动，画完整状态转换图。电路可自启动。先天下之忧而忧，后天下之乐而乐。范仲淹人人好公，则天下太平；人人营私，则天下大乱。刘鹗1208147319112135615104(4)电路图如下图。1DC11DC11DC11DC1Q3Q2Q1Q0CP 【7-6】在图(a)所示电路中，由 D 触发器构成的六位移位寄存器输出 Q6 Q5 Q4 Q3 Q2 Q1的初态为 010100，触发器 FF 的初态为 0，串行输入端 DSR=0。请在图(b)中画出 A、Q 及 B 的波

39、形。移位寄存器CPABD6Q1DSRCPQ1J1KC1 (a)(b)图 解：波形图如图(b)所示。CPAQB 好学近乎知，力行近乎仁，知耻近乎勇。中庸老当益壮，宁移白首之心；穷且益坚，不坠青云之志。唐王勃图(b)【7-7】分析图所示电路，说明它们是多少进制计数器 1QD74LS161RCOQCQBQAETEPD C B A CR LDCPCP1 QD74LS161RCOQCQBQAETEPD C B A CR LDCPCP111(a)(b)图 解：图(a)，状态转换顺序QDQCQBQA=01234560，是 7 进制计数器；图(b)，QDQCQBQA=67891011121314156，是 1

40、0 进制计数器；【7-8】分析图所示电路的工作过程 1.画出对应 CP 的输出 QaQdQcQb的波形和状态转换图（采用二进制码的形式、Qa为高位）。2.按 QaQdQcQb 顺序电路给出的是什么编码 3.按 QdQcQbQa顺序电路给出的编码又是什么样的 Q QCQDQAB74LS90CPACPBPCR0(1)R0(2)S0(1)S0(2)图 解：1 状态转换图为 0001001000110100000011001011101000011000 2 按 QaQdQcQb 顺序电路给出的是 5421 码。3.按 QdQcQbQa顺序电路给出的编码如下 000000100100011010000

41、00100110101011110010000 【7-10】试用 2 片 4 位二进制计数器 74LS160 采用清零法和置数法分别实现 31 进制加法计数器。解：答案略。【7-9】图为由集成异步计数器 74LS90、74LS93 构成的电路，试分别说明它 们是多少进制的计数器。人人好公，则天下太平；人人营私，则天下大乱。刘鹗常将有日思无日，莫待无时思有时。增广贤文Q QCQDQAB74LS93CPACPBPCR0(1)R0(2)Q QCQDQAB74LS90CPACPBPCR0(1)R0(2)S0(1)S0(2)(a)(b)QDQCQBQACPBCPAR0(1)R0(2)74LS93CPQD

42、QCQBQACPBCPAR0(1)R0(2)74LS93 (c)图 解：图(a)，状态转换顺序QDQCQB=0120，是 3 进制计数器；图(b)，状态转换顺序QDQCQB=01230，是 4 进制计数器；图(c)，是 37 进制计数器。【7-11】图所示为一个可变进制计数器。其中 74LS138 为 3 线/8 线译码器，当 S1=1 且032 SS时，进行译码操作，即当 A2A1A0从 000 到 111 变化时，71 YY依次被选中而输出低电平。74LS153 为四选一数据选择器。试问当 MN 为各种不同取值时，可组成几种不同进制的计数器简述理由。Y0Y1Y2Y3Y4Y5Y6Y7E3E2

43、E1B0B1B2D0D1D2D3A0A1SL74LS13874LS1531J1KC11J1KC11J1KC11J1KC1CP1Q1Q2Q3Q4RRRR 图 解：4 个 JK 触发器构成二进制加法计数器，当计数到 Q4Q3Q2Q1=10000 时，74LS138 满足使能条件，对Q3Q2Q1的状态进行译码，译码器的输出 Y 经过 4 选 1 数据选择器 74LS153，在MN的控制下，被选中的 Y 信号，以低电平的形式对计数器清零。不同的MN即可改变图所示电路的计数进制，具体见下表。以铜为镜，可以正衣冠；以古为镜，可以知兴替；以人为镜，可以明得失。旧唐书魏征列传志不强者智不达，言不信者行不果。墨

44、翟M N 进制 0 0 八 0 1 九 1 0 十四 1 1 十五 丹青不知老将至，贫贱于我如浮云。杜甫忍一句，息一怒，饶一着，退一步。增广贤文第 8 章 存储器【8-1】填空 1按构成材料的不同，存储器可分为磁芯和半导体存储器两种。磁芯存储器利用 来存储数据；而半导体存储器利用 来存储数据。两者相比，前者一般容量较 ；而后者具有速度 的特点。2半导体存储器按功能分有 和 两种。3ROM 主要由 和 两部分组成。按照工作方式的不同进行分类，ROM 可分为 、和 三种。4某 EPROM 有 8 条数据线，13 条地址线，则存储容量为 。5DRAM 速度 SRAM，集成度 SRAM。6 DRAM

45、是 RAM，工作时（需要，不需要）刷新电路；SRAM 是 RAM，工作时（需要，不需要）刷新电路。7.FIFO 的中文含义是 。解：1正负剩磁，器件的开关状态，大，快。2ROM，RAM。3地址译码器，存储矩阵，固定内容的 ROM、PROM，EPROM 三种。42138。5低于，高于。6动态，需要；静态，不需要。7先进先出数据存储器。【8-2】图是 164 位 ROM，A3A2A1A0为地址输入，D3D2D1D0为数据输出，试分别写出 D3、D2、D1和 D0的逻辑表达式。A3A2A1A0D3 D2 D1 D0地址译码器 图 解：)m(0,5,9,133012,15)m(3,6,9,12100D

46、AADDAD 【8-3】用 164 位 ROM 做成两个两位二进制数相乘（A1A0B1B0）的运算器，列出真值表，画出存储矩阵的阵列图。古之立大事者，不惟有超世之才，亦必有坚忍不拔之志。苏轼忍一句，息一怒，饶一着，退一步。增广贤文解：图 【8-4】由一个三位二进制加法计数器和一个 ROM 构成的电路如图(a)所示 1写出输出 F1、F2和 F3的表达式；2画出 CP 作用下 F1、F2和 F3的波形（计数器的初态为”0“）CP Q2Q1Q0F1 F2 F3F1F2F3计数器地址译码器CP (a)(b)图 解：1 013012012012201212011QQFQQQQQQQQQFQQQQQQQ

47、F 2 CP F1F2F3 图（b）【8-5】用 ROM 实现全加器。解：丈夫志四方，有事先悬弧，焉能钧三江，终年守菰蒲。顾炎武丹青不知老将至，贫贱于我如浮云。杜甫八中取一译码器BAiSiC0m1m2m3m4m5m6m7m0C 图 常将有日思无日，莫待无时思有时。增广贤文以铜为镜，可以正衣冠；以古为镜，可以知兴替；以人为镜，可以明得失。旧唐书魏征列传第 9 章 可编程逻辑器件及 Verilog 语言【9-1】简述 CPLD 与 FPGA 的结构特点 解：CPLD 采用了与或逻辑阵列加上输出逻辑单元的结构形式；而 FPGA 的电路结构由若干独立的可编程逻辑模块组成，用户可以通过编程将这些模块连接

48、成所需要的数字系统。CPLD属于粗粒结构，FPGA 属于细粒结构。CPLD 是基于乘积项的可编程结构，而在 FPGA 中，其基本逻辑单元 LE 是由可编程的查找表（LUT，Look-Up Table）构成的，LUT 本质上就是一个 RAM。【9-2】简述手工设计与 PLD 设计的流程 解：答：手工设计：第一步，设计电路，画出逻辑图；第二步，选择逻辑元器件。第三步，进行正确的连线。PLD 的设计流程：首先根据设计要求写出相应的逻辑表达式，画出设计草图，接着在计算机上利用 PLD 软件通过原理图输入方式或硬件描述语言（HDL）输入方式输入逻辑设计描述，经计算机仿真验证后，下载到 PLD 器件中，最

49、后再通过外部实际输入输出对设计进行验证。【9-3】用 PLD 器件实现的电路仿真结果如图所示，请指出电路的功能。(a)(b)(c)图 解：图(a)为二选一数据选择器，图(b)边沿型 D 触发器，图(c)为电平触发 D 触发器。【9-4】Verilog 语言程序清单如下，写出电路的逻辑功能，并通过 QuartusII 进行仿真。丹青不知老将至，贫贱于我如浮云。杜甫百学须先立志。朱熹module count(out,data,load,reset,clk);output7:0 out;input7:0 data;input load,clk,reset;reg7:0 out;always(pose

50、dge clk)begin if(!reset)out=8h00;else if(load)out=data;else out=out-1;end endmodule 解：Verilog 语言程序清单如下，写出电路的逻辑功能，并通过 QuartusII 进行仿真。module count(out,data,load,reset,clk);output7:0 out;input7:0 data;input load,clk,reset;reg7:0 out;always(posedge clk)begin if(!reset)out=8h00;else if(load)out=data;else