数电课程设计(十三进制同步减法计数器和串行序列信号检测器).doc
《数电课程设计(十三进制同步减法计数器和串行序列信号检测器).doc》由会员分享,可在线阅读,更多相关《数电课程设计(十三进制同步减法计数器和串行序列信号检测器).doc(15页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、1 十三进制同步减法计数(无效状态为0001、0010、0011)的 设计 课程设计的目的:1、了解同步计数器的工作原理和逻辑功能。2、掌握计数器电路的分析、设计方法及应用。3、熟悉设计过程和边沿JK触发器原理。 设计总框图:十三进制同步减法计数器8421 BCD码 CP 输入减法计数器脉冲 输出进位信号 设计过程: 、状态图: /0 /0 /0 /0 /0 /0 1111 1110 1101 1100 1011 1010 1001/0 0000 0100 0101 0110 01111000 /1 /0 /0 /0 /0 /0、选择触发器、求时钟方程、输出方程和状态方程 (1)选择触发器 由
2、于JK触发器功能齐全、使用灵活,故选用4个下降沿出发的边沿JK触发器。 (2)求时钟方程 CP0=CP1=CP2=CP3=CP(3)求输出方程 输出方程的卡诺图为: 00 01 11 101000000000000 00 01 11 10 输出方程: Y = Qn3Qn2(4)状态方程:次态卡诺图: 00 01 11 101111000000010110010110111100111011010111100010101001 00 01 11 10 所以:Q3n+1 的卡诺图为: 00 01 11 101000011110111 00 01 11 10 Q2n+1的卡诺图为: 00 01 11
3、 101011101111000 00 01 11 10 Q1n+1的卡诺图为:00 01 11 101001010101010 00 01 11 10 Q0n+1 的卡诺图为: 00 01 11 101000110011001 00 01 11 10 状态方程:Q3n+1= Qn3Qn2 + Qn3Qn0 + Qn3Qn1+ n3n2=n3n2 + (Qn0+Qn1+Qn2)Qn3Q2n+1=n2n1n0+ (Qn0+Qn1)Qn3 Q1n+1=n1n0Qn3 + Qn1Qn0 + n1n3n2Q0n+1 =n0(Qn3+Qn1+n2)驱动方程为:J3=n2 K3=201 J2=n1n0 K
4、2=n1n0 J1=n0Qn2 Qn2n3 n0Qn3 K1=n0 J0= Qn1Qn2Qn3 K0=1(6) 检验能否自启动(无效状态0001,0010,0011)0011 0010 10010001 1010所以能自启动 逻辑接线图: 1.5 电路接线图 实验仪器 74LS112芯片2块,74LS08芯片1块 74LS00芯片2块 开关导线若干 实验结论(分析实验中出现的故障及产生的原因) 实验正常,个芯片运行正常。2 串行序列信号检测器(检测序列为1101) 课程设计的目的:1、了解同步计数器的工作原理和逻辑功能。2、掌握计数器电路的分析、设计方法及应用。3、熟悉设计过程和边沿JK触发器
5、原理。 设计总框图: 序列信号检测器(检测序列为1101) CP 序列发生器的时钟脉冲 输出信号2.3 设计过程2.3.1 进行逻辑抽象,建立原始状态图。 1/0 0/0 1/0 1/0 0/0 1/1S0S1 S2 S3 S41/0 0/0 0/0 0/0 进行状态化简,画出最简状态图1、 合并等价状态,化简原始状态图得到最简状态图 0/0 1/1 1/0 1/0 0/0S0 S1 S2 S3 0/0 0/0 1/0 2、 进行状态分配,画出用二进制编码后的状态图状态图如下: 0/0 1/0 1/0 0/0 00 01 10 11 1/1 0/0 0/0 1/0 2.3.3 选择触发器、求时
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 课程设计 十三 同步 减法 计数器 串行 序列 信号 检测器
限制150内