EDA状态机实验报告(共6页).doc
《EDA状态机实验报告(共6页).doc》由会员分享,可在线阅读,更多相关《EDA状态机实验报告(共6页).doc(6页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、精选优质文档-倾情为你奉上 状态机设计学院:数学与计算机学院 专业: 姓名: 学号: 一、实验目的1通过实验掌握有限状态机的要点和特点及其设计;2用状态机实现串行序列的设计。二、设计要求1 先设计11010序列信号发生器;2 再设计一个序列信号检测器,若系统检测到串行序列11010则输出为“1”,否则输出为“0”,并对其进行仿真和硬件测试。三、实验设备PC机,Quartue软件,实验箱四、实验原理1、序列信号发生器CNT00000001001000110100010101100111ZOUT01110100CNT10001001101010111100110111101111ZOUT11011
2、010复位信号CLRN。当CLRN=0时,使CNT=0000,当CLRN=1时,不影响程序运行,每来一个CLK脉冲CNT加一。2、序列信号检测器状态转移图:S0 S2 S1 S3 S4 S5101010100五、实验步骤1、信号发生器(1)建立工作库文件夹,输入设计项目VHDL代码,如下:LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY s_machine IS PORT(clk,reset,state_input:IN STD_LOGIC; comb_output:OUT STD_LOGIC);END s_machine;ARCHITECTURE
3、 behav OF s_machine ISTYPE FSM_ST IS (s0,s1,s2,s3);SIGNAL current_state,next_state: FSM_ST;BEGINREG:PROCESS(reset,clk) BEGINIF reset=1 THEN current_state=s0;ELSIF CLKEVENT AND CLK=1 THEN current_statecomb_output=0; IF state_input=0 THEN next_state=s0; ELSE next_statecomb_output=0; IF state_input=0 T
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- EDA 状态机 实验 报告
限制150内