数字电子钟毕业设计(0)ggsg.docx

《数字电子钟毕业设计(0)ggsg.docx》由会员分享，可在线阅读，更多相关《数字电子钟毕业设计(0)ggsg.docx（25页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、娄底职业业技术学学院毕业设计计（论文文）题目 多功能能数字钟钟设计与与制作 学生姓名名学 号专 业 应用用电子技技术 班 级 006级电子子大一班班 指导教师师老师完成日期期 20008年12月30日湖南省娄娄底职业业技术学学院教务务处制目录【摘要】3前言31.数字字钟的组组成和基基本工作作原理441.1振振荡器551.2分分频器电电路51.3计计数器551.4 译码显显示电路路51.5校校时电路路51.6报报时电路路52.设计计步骤与与方法662.1振振荡电路路62.2分分频器电电路62.3计计数器772.3.1计数数器六十十进制的的接法882.3.2二十十四进制制计数器器的接法法82.4译

2、译码显示示电路1102.5校校时电路路112.6整整点报时时电路1122.6.1控制制门电路路部分1122.6.2音响响电路部部分1333.组装装与调试试153.1接接通电源源逐步调调试1553.2按按顺序对对电路连连线和调调试1554.结束束语1555.附录录166.参考考文献117多功能数数字钟设设计与制制作学生：指导老师师：娄底职业业技术学学院【摘要】:多功能数数字钟采采用数字字电路实实现对“时”、“分”、“秒”数字显显示的计计时装置置。具有有时间显显示、闹闹钟设置置、报时时功能、校校正作用用。走时时准确、显显示直观观、精度度、稳定定等优点点。电路路装置十十分小巧巧,安装装使用也也方便。

3、同时在在日期中中，它以以其小巧巧，价格格低廉，走走时精度度高，使使用方便便，功能能多，便便于集成成化而受受广大消消费的喜喜爱。关键字:晶体振振荡器、分分频器、计计数器、显显示器和和校时电电路前言20世纪纪末，电电子技术术获得了了飞速的的发展，在在其推动动下，现现代电子子产品几几乎渗透透了社会会的各个个领域，有有力地推推动了社社会生产产力的发发展和社社会信息息化程度度的提高高，同时时也使现现代电子子产品性性能进一一步提高高，产品品更新换换代的节节奏也越越来越快快。数字字钟已成成为人们们日常生生活中：必不可可少的必必需品，广广泛用于于个人家家庭以及及车站、码码头、剧剧场、办办公室等等公共场场所，给

4、给人们的的生活、学学习、工工作、娱娱乐带来来极大的的方便。由由于数字字集成电电路技术术的发展展和采用用了先进进的石英英技术，使使数字钟钟具有走走时准确确、性能能稳定、集成电路有体积小、功耗小、功能多、携带方便等优点，因此在许多电子设备中被广泛使用。电子钟是是人们日日常生活活中常用用的计时时工具，而而数字式式电子钟钟又有其其体积小小、重量量轻、走走时准确确、结构构简单、耗耗电量少少等优点点而在生生活中被被广泛应应用，因因此本次次设计就就用数字字集成电电路和一一些简单单的逻辑辑门电路路来设计计一个数数字式电电子钟，使使其完成成时间及及星期的的显示功功能。本次设计计以数字字电子为为主，分分别对11S

5、时钟钟信号源源、秒计计时显示示、分计计时显示示、小时时计时显显示、整整点报时时及校时时电路进进行设计计，然后后将它们们组合，来来完成时时、分、秒秒的显示示并且有有整点报报时和走走时校准准的功能能。并通通过本次次设计加加深对数数字电子子技术的的理解以以及更熟熟练使用用计数器器、触发发器和各各种逻辑辑门电路路的能力力。电路路主要使使用集成成计数器器，例如如CD440600、CDD45118，译译码集成成电路，例例如CDD45111，LLED数数码管及及各种门门电路和和基本的的触发器器等，电电路使用用5号电电池共电电，很适适合在日日常生活活中使用用。本次毕业业设计得得到娄底底职业技技术学院院电子信息

6、息工程系系钟新跃跃老师的的大力支支持，他他提出了了许多的的意见和和建议，在在此表示示衷心的的感谢。由于本人人能力有有限，在在设计中中难免会会出现错错误与不不足，希希望各位位老师及及读者给给予批评评并提出出宝贵意意见。1.数字字钟的组组成和基基本工作作原理数字钟实实际上是是一个对对标准频频率进行行计数的的计数电电路。它它的计时时周期是是24小小时，由由于计数数器的起起始时间间不可能能与标准准时间（如如北京时时间）一一致所以以采用校校准功能和和报时功功能。数字钟电电路主要要由译码码显示器器、校准准电路、报报时电路路、时计数、分分计数、秒秒计数器器，振荡荡电路和和单次脉脉冲产生生电路组组成。其其中电

7、路路系统由由秒信号号发生器器、“时”、“分”、“秒”计数器器、译码码器及显显示器、校校准电路、整整点报时时电路组组成。秒秒信号产产生器是是整个系系统的时时基信号号，它直直接决定定计时系系统的精精度，一一般用石石英晶体体振荡器器加分频频器来实实现，将标准准秒信号号送入“秒计数数器”，“秒计数数器”采用660进制制计数器器，每累累计600秒发出出一个“分脉冲冲”信号，该该信号将将作为“分计数数器”的时钟钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个时脉冲信号，该信号将被送到时计数器。时计数器采用24进制计时器，可实现对一天24小时的计时。译码显示电路将“时”、“分”、“秒”计数

8、器的输出状态通过显示驱动电路，七段显示译码器译码，在经过六位LED七段显示器显示出来。整点报时电路时根据计时系统的输出状态产生一个脉冲信号，然后去触发一音频发生器实现低、高音报时。校准电路时用来对“时”、“分”、“秒”显示数字进行校对调整的。如图1所示多功能数字钟的组成框图。译码驱动译码驱动时十位计数分频器电路分频器电路振荡器电路译码驱动译码驱动译码驱动译码驱动时个位计数分十位计数分十位计数秒十位计数秒十位计数校时电路校分电路图1 数字钟钟组成框框图1.1振振荡器振荡器是是数字钟钟的核心心,其的的作用是是产生一一个频率率标准时间间频率信信号,然然后再由由分频器器分秒脉脉冲,因因此,振振荡器频频

9、率的精精度与稳稳定度基基本决定定了数字字电子钟钟的质量量。振荡器器的稳定定度及频频率的精精确度决决定了数数字钟计计时的准准确程度度，通常常选用石石英晶体体构成振振荡器电电路。一一般来说说，振荡荡器的频频率越高高，计时时精度越越高。采采用石英英晶体振振荡器经经过分频频得到这这一个频频率稳定定准确的的327768HHz的方方波信号号。保证数数字钟的的走时准准确及稳稳定。1.2分分频器电电路分频器电电路将3327668zz的高频频方波信信号经3327668（2215）次次分频后后得到11Hz的的方波信信号供秒秒计数器器进行计计数。分分频器实实际上也也就是计计数器。本次设计是运用了CD4060分频器进

10、行分频，分频电路可提供512HZ和1024HZ的频率，在经CD4040分频器进行一分频，为此电路输送一秒脉冲。1.3计计数器时间计数数电路由由秒个位位和秒十十位计数数器、分分个位和和分十位位计数器器及时个个位和时时十位计计数器电电路构成成，其中中秒个位位和秒十十位计数数器、分分个位和和分十位位计数器器为600进制计计数器，通常用2个十进位计数器的集成片组成,其中”秒”个位是十进制,秒十位为六进制。可采用反馈归零变”秒”十位为六进制,实现秒的六十进制。”分”计数器原理也一样。而根据设计要求。1.4 译码显显示电路路是将数字字钟的计计时状态态直观清清晰地反反映出来来，被人人们的视视觉器官官所接受受

11、。显示示器件选选用LEED七段段数码管管。在译译码显示示电路输输出信号号的驱动动下，显显示出清清晰、直直观的数数字符号号.并且且为保证证数码管管正常工工作提供供足够的的工作电电流。1.5校校时电路路实际的数数字钟电电路由于于秒信号号的精确确性和稳稳定性不不可能做做到完全全(绝对对)准确确无误，加加之电路路中其它它原因，数数字钟总总会产生生走时误误差的现现象。因因此，电电路中就就应该有有校准时时间功能能的电路路。1.6报报时电路路当数字钟钟显示整整点时，应应能报时时。要求求当数字字钟的“分”和“秒”计数器器计到559分550秒时时，驱动动音响电电路，要要求每隔隔一秒音音响电路路呜叫一一次，每每次

12、叫声声的时间间持续11秒，110秒钟钟内自动动发出五五声呜叫叫，且前前四声低低，最后后一声高高，正好好报整点点。2.设计计步骤与与方法2.1振振荡电路路晶体振荡荡器是构构成数字字式时钟钟的核心心，它保保证了时时钟的走走时准确确及稳定定。如图图2所示电电路通过过非门构构成的输输出为方方波的数数字式晶晶体振荡荡电路，这这个电路路中，非非门U11与晶体体、电容容和电阻阻构成晶晶体振荡荡器电路路，U22实现整整形功能能，将振振荡器输输出的近近似于正正弦波的的波形转转换为较较理想的的方波。输输出反馈馈电阻RR1为非非门提供供偏置，使使电路工工作于放放大区域域，即非非门的功功能近似似于一个个高增益益的反相

13、相放大器器。电容容C1、CC2与晶晶体构成成一个谐谐振型网网络，完完成对振振荡频率率的控制制功能，同同时提供供了一个个1800度相移移，从而而和非门门构成一一个正反反馈网络络，实现现了振荡荡器的功功能。由由于晶体体具有较较高的频频率稳定定性及准准确性，从从而保证证了输出出频率的的稳定和和准确。晶晶体XTTAL11的频率率选为3327668Hzz。其中中C1的的值取55200 pFF，C22为300pF。CC1作为为校正电电容可以以对温度度进行补补偿，以以提高频频率准确确度和稳稳定度。由由于电路路的输入入阻抗极极高，因因此反馈馈电阻RR1可选选为100M。较高高的反馈馈电阻有有利于提提高振荡荡频

14、率的的稳定性性。图2振荡荡电路图图2.2分分频器电电路由数字钟钟的晶体体振荡器器输出频频率较高高，为了了得到11Hz的的秒信号号输入，需需要对振振荡器的的输出信信号进行行分频。实现分频器的电路是计数器电路，一般采用多级2进制计数器来实现。例如，将32767Hz的振荡信号分频为1Hz的分频倍数为32767（2），即实现该分频功能的计数器相当于15极2进制计数器。本实验中采用CD4060来构成分频电路。CD4060在数字集成电路中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用更为方便。CD4060计数为最高为14级2进制计数器，首先由U1(CD4060)的Q14(第3脚)产生

15、2Hz的振荡信号,然后由二进制计数器CD4040和两个U3A(74LS20),U3B(74LS20)组成120计数器分频,从U3B的输出端输出一个的分脉冲,作为分钟计数器的分钟信号,按键开关S作为分钟调时有手动脉冲开关,每按动一次,从U3B的输出端输出一个脉冲,同时U2的Q1管脚输出秒脉冲信号驱动发光二极管LED1,LED2,作为秒指示(因为2Hz的信号经1位二进制计数器分频后为1Hz)。如图3所示。图3分频频电路2.3计计数器秒脉冲信信号经过过级计数数器，分分别得到到“秒”个位、十十位，“分”个位、十十位以及及“时”个位、十十位的计计时。“秒”、“分”计数器器为60秒为1分、600分为1小时

16、、224小时时为1天的计计数周期期，分别别组成两两个六十十进制（秒秒、分）、一一个二十十四进制制（时）的的计数器器。将这这些计数数器适当当地连接接，就可可以构成成秒、分分、时的的计数，实实现计时时的功能能进制计计数器。它它们都可可以用两两个“二- 十进制制”计数器器来实现现。六十十进制计计数器和和二十四四进制计计数器均均可由双双BCDD加法计计数器CCC45518组组成。因因为一片片CC445188内含有有两个十十进制计计数器，因因此用一一片CCC45118就可可以构成成六十进进制或二二十四进进制计数数器了。选选取CCC45118和与与非门CCC45511、采采用反馈馈复位法法构成的的六十进进

17、制和二二十四进进制加法法计数器器电路分分别见图图4(a)和图44 (bb)所示示。图4(aa)计数数器六十十进制2.3.1计数数器六十十进制的的接法图4(aa)个位位为十进进制.故故EN=1,CCr=00,计数数到9以以后自动动清零,向高位位进位信信号采用用Q4Q3Q2Q1=10001,将Q44,Q1送入与与非门,与非门门的输出出可以做做进位信信号。因为:当Q44,Q1不同时时为1,Y为11当Q44,Q1同时为为1时,Y为00,同时时计数器器到9后后自动清清零,这这时Y又又变为11,即出出现了一一个上升升沿。十位接成成六进制制,利用用Q4Q3Q2Q1=01110的的信号清清零,同同时结合合高位

18、进进位。2.3.2二十十四进制制计数器器的接法法个位为进进制计数数器,当当计数器器计数到到24时时,即十十位为000100,个位位为01100时时,同时时清零,达到了了二十四四进制计计数器的的目的,即高位位的Q22,底位位的Q33送入与与非门做做清零信信号,如如图4(b)二十四四进制计计数器。4(b) 二十十四进制制计数器器在这两个个电路中中，计数数器的控控制脉冲冲由CPP端输入入，1EEN接高高电平；计数器器的控制制脉冲由由EN端端输入，状状态如图图5看出出：当“计数器器的状态态由10001向向00000转换换时，11Q4(2ENN)正好好是一个个下降沿沿，高位位的计数数器开始始计数。在在图

19、4 (aa)中，将将2Q33和2Q22相与后后接至CCR端，构构成了六六十进制制计数器器，在图图4(b)中，将将2Q22和1Q33相与后后接至CCR端构构成了二二十四进进制计数数器。为为了保证证电路能能可靠地地工作，在在“秒”、“分”、“时”计数器器反馈复复位支路路中，加加了一个个RS触触发器，如如图7所示。图5计数数器状态态图6“秒秒”进位电电路各功能模模块中用用到的门门电路可可以采用用40111(四四2输入入与非门门)来实实现,其其外部引引线排列列见图77所示。将与非非门组成成的RSS触发器器的输出出接至计计数器的的复位端端，展宽宽了复位位和进位位信号的的脉冲宽宽度，使使其在本本位可靠靠地

20、复位位的同时时向高位位提供了了进位触触发图7CCC40111引线线排列2.4译译码显示示电路数码管是是数码显显示器的的俗称。常常用的数数码显示示器有半半导体数数码管，荧荧光数码码管，辉辉光数码码管和液液晶显示示器等。译码和和数码显显示电路路是将数数字钟和和计时状状态直观观清晰地地反映出出来，被被人们的的视觉器器官所接接受。显显示器件件选用LLED七七段数码码管。在在译码显显示电路路输出的的驱动下下，显示示出清晰晰、直观观的数字字符号。本本设计所所选用的的是半导导体数码码管，是是用发光光二极管管（简称称LEDD）组成成的字形形来显示示数字，七七个条形形发光二二极管排排列成七七段组合合字形，便便构

21、成了了半导体体数码管管。半导导体数码码管有共共阳极和和共阴极极两种类类型。共共阳极数数码管的的七个发发光二极极管的阳阳极接在在一起，而而七个阴阴极则是是独立的的。共阴阴极数码码管与共共阳极数数码管相相反，七七个发光光二极管管的阴极极接在一一起，而而阳极是是独立的的。当共阳极极数码管管的某一一阴极接接低电平平时，相相应的二二极管发发光，可可根据字字形使某某几段二二极管发发光，所所以共阳阳极数码码管需要要输出低低电平有有效的译译码器去去驱动。共共阴极数数码管则则需输出出高电平平有效的的译码器器去驱动动。当数字钟钟的计数数器在CCP脉冲冲韵作用用下，按按60秒秒为1分分、600分为11小时，24小时

22、为1天的计数规律计数时，就应将其状态显示成清晰的数字符号。这就需要将计数器的状态进行译码并将其显示出来。我们选用的计数器全部是二-十进制集成片，“秒”、“分”、“时”的个位和十位的状态分别由集成片中的四个触发器的输出状态来反映的。每组(四个)输出的计数状态都按 BCD代码以高低电平来表现。因此,译码显示电路选用BCD-7段锁存译码驱动器CC4511。七段显示数码管的外部引线排列见图8a)、(b)。现以60进制“秒”计时电路为例，将计数器、译码显示器和显示数码管连在一起，其电路示意图见图9图8(aa) 译译码器外外引线排排列图8(b) 二极极管示意意图图9译码码显示器器和显示示数码管管2.5校校

23、时电路路实际的数数字钟表表电路由由于秒信信号的精精确性不不可能做做到完全全（绝对对）准确确无误，加加之电路路中其它它原因，数数字钟总总会产生生走时误误差的现现象。因因此，电电路中就就应该有有校准时时间功能能的电路路。校准准的方法法很多，常常用的有有“快速校校时法”。现在在以“分计时时器”的校时时电路为为例，简简要说明明它的校校时原理理，见图图10，与非门门1，22构成的的双稳态态触发器器，可以以将1HHz的“秒”信号和和“秒计数数器的进进位信号号”送至“分计数数器的CCP端”。两个个信号中中究竟选选哪个送送入由开开关K控控制，它它的工作作过程是是这样的的：当开开关K置置“B”端时，与与非门11

24、输出低低电平，门门2输出出高电平平。“秒计数数器进位位信号”通过门门4和门门5送至至“分计数数器的CCP端”，使“分计数数器”正常工工作；需需要校正正“分计时时器”时，将将开关KK置“A”端，与与非门11输出高高电平，门门2输出出低电平平，门44封锁“秒计数数器进位位信号”，而门门3将11Hz的的CP信信号通过过门3和和门5送送至“分计时时器”的CPP控制端端，使“分计数数器”在“秒”信号的的控制下下“快速”计数，直直至正确确的时间间，再将将开关置置于“B”端，以以达到校校准时间间的目的的图10校校时电路路图11整整点报时时电路图图2.6整整点报时时电路数字钟整整点报时时是最基基本的功功能之一

25、一。现在在设计的的电路要要求在离离电路应应在整点点前100秒钟内内开始整整点报时时，即当当时间在在59分分51秒秒到599分599秒期间间时，报报时电路路报时控控制信号号每隔11秒钟鸣鸣叫一次次，每次次持续时时间为11秒，共共响5次次，前四四次为低低音5000Hzz，最后后一声为为高音110000Hz。整整点报时时电路的的电路原原理图如如图122所示。2.6.1控制制门电路路部分图11中中与非门门1，33，5的的输入信信号Q44，Q3，Q2，Q1分别表表示“分十位位”“分个个位”“秒十十位”和“秒个位位”的状态态，下标标中D，CC，B，AA分别表表示组成成计数器器的四个个触发器器的状态态。Y1

26、=QQC4.QAA4.QDD3.QAA3, Y2=Y1.QC22.QAA2.Y3=YY2.QQD1.F11(1KKHz), YY4=YY2.QQD1.QAA.F22(5000Hzz).每当分分和秒计数到到59分分50秒秒时,QD4.QC44.QBB4.QDD4.=001011, QDD3,QCC3,QBB3,QDD3=10001,QD2,QC22,QBB2,QAA2=01101, QDD1,QCC1,QBB1,QAA1=00000可见,从从59分分50秒秒到599分599秒之间间,只有有秒个位位计数,而分有十位位,分的个位位,秒的的十位中中QC44=QAA4=QDD3=QAA3=QCC2=QA

27、A2=1不不变.将将它们相相”与”,即图图11中中Y2=QQC4.QAA4.QDD3.QAA3.QCC2.QAA2作为控控制信号号,去控制制Y3和和Y4.在每小小最最后后10秒秒Y2=1,YY3输入端端加有频频率为220488Hz的的信号BB(可取取自分频频器CDD的Q44端),同时又又受QDD1,QAA1的控制制,即CC就是在在59SS时,QQD1QA1C=1,将Y44关闭,Y3打打开,BB信号通通过Y33.Y44的输入入端加有有频率为为10224Hzz的信号号A,同同时又受受QD11,QAA1的控控制,即即在511,533,555,577s时,C.QQD1.QA11=1,将Y33关闭YY4

28、打开开,A信信号通过过Y4,则Z=CQDD1 QQA1BB+C.QD11,QAA1A,即即可实现现前四响响为10024HHz的底底音,后后一响为为20448Hzz的高音音,最后后一响完完毕正好好整点。QD1QC2QB3QA1D1QAA100000000110010000111010000101101100011112.6.2音响响电路部部分音响电路路中采用射射极输出出器，推推动8的喇叭叭，三极极管基极极串接llk限流电电阻，是是为了防防止电流流过大损损坏喇叭叭，集电电极串接接51限流电电阻，三极管管选用高高频小功功率管即即可。当当Y5端端为高电电平时，三三极管TT导通，有有电流流流经喇叭叭，使

29、之之发出鸣鸣叫声。通通过以上上分析可可知，当当计时至至59分分51、553、555、557秒时时，频率率为5000Hzz的信号号通过喇喇叭，当当计时至至59分分59秒秒时，频频率为110000Hz的的信号通通过喇叭叭，因而而发出四四低一高高的声音音，音响响结束正正好为559分660秒。图12数数字钟的的布线图图3.组装装与调试试在实验板板上组装装组装电电子时钟钟时,应应严格按按图连接接引脚,注意走走线整齐齐,布局局合理,器件的的悬空端端,清00端,置置1端要要正确处处理。插拔集集成芯片片时要用用力均匀匀,避勉勉芯片管管脚在插插拔过程程中变弯弯,折断断。3.1接接通电源源逐步调调试如果出现现错误

30、,可先检检查各芯芯片的电电源线是是否接上上,并保保证有正正常的工工作电压压。按图9电路在在数字电电路实验验箱上连连线。它它是由十十进制加加法计数数器CCC45118、BBCD-7段锁锁存译码码驱动动器CCC45111和LLED七七段数码码管组成成。观察察在CPP作用下下数码管管的显示示情况。需需要注意意的是，CCC45511正正常工作作时，为为高电平平，LEE应为低低电平。按图4电电路在实实验箱上上连线。因因为CCC 45518内内含有两两个同步步十进制制计数器器，CCC 40011内内含有四四个2输输入与非非门，因因此分别别用一片片CC445188和CCC40111就够够了。按按图4(a)电

31、路连连线，输输出可接接发光二二极管。观观察在CCP作用用下(CCP为11Hz可可直接由由实验箱箱连续脉脉冲输出出端提供供)输出出端发光光二极管管的状态态变化情情况，验验证是否否为六十十进制计计数器。按图4(b)电路连线验证该电路是否为二十四进制计数器。其次安装的是晶体振荡电路电路。按图2电路连线，输出接发光二极管，观察发光二极管的显示情况。3.2按按顺序对对电路连连线和调调试按图100所示在在数字电电路实验验箱上对对校时电电路连线线。将电电路输出出(门55)接发发光二极极管。拨拨动开关关，观察察在CPP(1HHz)作作用下，输输出端发发光二极极管的显显示情况况。根据据开关的的不同状状态，输输出

32、端输输出频率率之比约约为1：60，“开关可以取自实验箱上的逻辑电平开关。参照图111,对对整点报报时电路路的安装装因为报报时电路路发出声声响的时时间是559分551秒至至59分分60秒秒之间，559分的的状态是是不变的的。图12中中的Y22=1不不变。测测试时，llkHzz的CPP信号可可由实验验箱上获获得，5500HHz的CCP信号号可将llkHzz的信号号经D触触发器二二分频得得到。QQAlQDl端可接接至十进进制计数数器的相相应输出出端。观观察计数数器在CCP信号号的作用用下，喇喇叭发出出声响的的情况。将将时间调调整到559分550秒,观察报报时电路路能否准准确报时时。如果不不正常,则需

33、检检查相应应的CCC45118芯片片。4.结束束语数字钟的的设计涉涉及到模模拟电子子与数字字电子技技术。其其中绝大大部分是是数字部部分、逻逻辑门电电路、数数字逻辑辑表达式式、计算算真值表表与逻辑辑函数间间的关系系、编码码器、译译码器显显示等基基本原理理。数字字钟是典典型的时时序逻辑辑电路，包包含了计计数器，二二进制数数，六进进制数，六六十进制制，二十十四进制制，十进进制数的的概念。数数字钟的的设计与与制作可可以进一一步加深深对数字字电路的的了解，通过本次电子电路的设计，为数字电路的制作提供思路。我学到了很多东西，最重要的是去做好一个事情的心态，也许在你拿到题目时会觉得困难，但是只要你充满信心，

34、一步一个脚印去实现它，就肯定会完成的。有时候画的线和其它线重要合时会看不到，有时又会明明连的是这个端点，一移动时却连到任外一个端点了，再加上电路有这么大了，显示器的界面宽度又有限，所以做起来有点麻烦，一但搞不好就要重新来，这个时候就要你有足够的耐心了。从这次设计中我觉得我学到了以下东西：对于数字逻辑一些基本知识有了更深的了解,了解很多集成门电路芯片的使用,增强了面对困难勇于面对，勇于解决的信心。以往每做一次课程设计，感觉自己的收获总会不少，这次也不例外。做课程设计是为了让我们对平时学习的理论知识与实际操作相结合，在理论和实验教学基础上进一步巩固已学基本理论及应用知识并加以综合提高，学会将知识应

35、用于实际的方法，提高分析和解决问题的能力。通过这次对数字钟的设计与制作，让我了解了设计电路的程序，也让我了解了关数字钟的原理与设计理念，要实现电路功能总要先设计,成功之后才实际接线的。但是最后的成品却不一定与理想的完全一样，因为，再实际接线中有着各种各样的条件制约着。所以，在设计时应考虑两者的差异，从中找出最适合的设计方法。在做课程程设计的的过程中中，我深深深地感感受到了了自己所所学到知知识的有有限，明明白了只只学好课课本上的的知识是是不够的的，要通通过图书书馆和互互联网等等各种渠渠道来扩扩充自己己的知识识。在实实验过程程中我们们曾经遇遇到过问问题。一一个是在在电路接接好之后后计数的的显示结结

36、果不正正确,经经分析，检检查后我我们请老老师帮我我们检查查了，知知道了是是电路中中有些不不懂的地地方，改改正了错错误。我我们遇到到的第二二个问题题是有线线路太多多，容易易混乱。所以我们没有一时检查出问题，但是我们没有沮丧。在使用万用表测量各个接点电压后我们找到了原因。，但是从中我们学习到了如何对待遇到的困难，进一步培养了我们一丝不苟的科学态度和不厌其烦的耐心。在设计的过程中我和我们组的成员始终在一起，我们互相讨论互相合作，使得我们的设计得以顺利完成，体会到了合作的力量，感受到了1+12。所有的这些心得会对我以后的学习和工作有帮助作用，忠心感谢钟老师在实验过程中给我们的谆谆教导；忠心感谢学校给我

37、提供这次毕业设计的机会。5.附录录共阴型七七段译码码器（445111）6快快、计数器器（45518）33快14位二二进制计计数器/分频器器和振荡荡器（CCD40060），（CCD40040），(327768HHz) 8喇喇叭、 扭子开开关、微微动开关关、各类类电阻、三极管（3DG4）、电容（333000pF，00.011,0.1,11，100F等等），电位器器（1KK，22.2KK等）、6.参考考文献(1)康康华光.电子技技术基础础.高等等教育出出版社 220022(2)陈陈大钦.电子技技术基础础实验.高等教教育出版版社 20005.112(3)焦焦素敏.数字电电子技术术基础.人民邮邮电出版版社 20005.88(4)高高吉祥.电子技技术基础础实验与与课程设设计.电电子工业业出版社社.20002.(5)吕吕思忠.数子电电路实验验与课程程设计.哈尔滨滨工业大大学出版版社.220011.(6)谢谢自美.电子线线路设计计、实验验、测试试.华中中理工大大学出版版社.220033.(7)徐徐丽香数字电电子技术术电子子工业出出版社 200069925