电源完整性与地弹噪声的高速PCB仿真bwow.docx

《电源完整性与地弹噪声的高速PCB仿真bwow.docx》由会员分享，可在线阅读，更多相关《电源完整性与地弹噪声的高速PCB仿真bwow.docx（14页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、电源完整整性与地地弹噪声声的高速速PCBB仿真 随着着信号的的沿变化化速度越越来越快快，今天天的高速速数字电电路板设设计者所所遇到的的问题在在几年前前看来是是不可想想象的。对对于小于于1纳秒的的信号沿沿变化，PCB板上电源层与地层间的电压在电路板的各处处都不尽尽相同，从从而影响响到ICC芯片的的供电，导导致芯片片的逻辑辑错误。为为了保证证高速器器件的正正确动作作，设计计者应该该消除这这种电压压的波动动，保持持低阻抗抗的电源源分配路路径。为此此，你需需要在电电路板上上增加退退耦电容容来将高高速信号号在电源源层和地地层上产产生的噪噪声降至至最低。你你必须知知道要用用多少个个电容，每每一个电电容的容

2、容值应该该是多大大，并且且它们放放在电路路板上什什么位置置最为合合适。一一方面你你可能需需要很多多电容，而而另一方方面电路路板上的的空间是是有限而而宝贵的的，这些些细节上上的考虑虑可能决决定设计计的成败败。反复复试验的的设计方方法既耗耗时又昂昂贵，结结果往往往导致过过约束的的设计从从而增加加不必要要的制造造成本。使使用软件件工具来来仿真、优优化电路路板设计计和电路路板资源源的使用用情况，对对于要反反复测试试各种电电路板配配置方案案的设计计来说是是一种更更为实际际的方法法。本文文以一个个xDSSM(密密集副载载波多路路复用)电路板板的设计计为例说说明此过过程，该该设计用用于光纤纤/宽带无无线网络

3、络。软件件仿真工工具使用用Anssoftt的SIwwavee，SIwwavee基于混混合全波波有限元元技术，可可以直接接从laayouut工具具Caddencce AAlleegroo, MMenttor Graaphiics BoaardSStattionn, SSynoopsyys EEncoore和和 Zuukenn CRR-50000 Boaard Dessignner导导入电路路板设计计。图11是SIwwavee中该设设计的PPCB版版图。由由于PCCB的结结构是平平面的，SIwave可以有效的进行全面的分析，其分析输出包括电路板的谐振、阻抗、选定网络的S参数和电路的等效Spice模

4、型。图11, SSIwaave中中xDSSM电路路板的PPCB版版图，左左边是两两个高速速总线，右右边是三三个Xiilinnx的FPGGA。xDSMM电路板板的尺寸寸，也就就是电源源层和地地层的尺尺寸是1117.22 英寸寸(28818.3 厘厘米)。电源源层和地地层都是是1.44mill厚的铜铜箔，中中间被223.998miil厚的的衬底隔隔开。为了了理解对对电路板板的设计计，首先先考虑xxDSMM电路板板的裸板板(未安装装器件)特性。根根据电路路板上高高速信号号的上升升时间，你你需要了了解电路路板在频频域直到到2GHHz范围围内的特特性。图图2所示为为一个正正弦信号号激励电电路板谐谐振于0

5、0.544GHzz时的电电压分布布情况。同同样，电电路板也也会谐振振于0.81GGHz和和0.997GHHz以及及更高的的频率。为为了更好好地理解解，你也也可以在在这些频频率的谐谐振模式式下仿真真电源层层与地层层间电压压的分布布情况。图22所示在在0.554GHHz的谐谐振模式式下，电电路板的的中心处处电源层层和地层层的电压压差变化化为零。对对于一些些更高频频率的谐谐振模式式，情况况也是如如此。但但并非在在所有的的谐振模模式下都都是如此此，例如如在1.07GGHz、1.664GHHz和1.996 GGHz的的高阶谐谐振模式式下，电电路板中中心处的的电压差差变化是是不为零零的。图22, 正正弦信

6、号号激励电电路板谐谐振于00.544GHzz时的电电压分布布情况。找到到零压差差变化点点有助于于我们将将需要在在短时间间内产生生大量电电流变化化的器件件放置于于此。例例如，如如果要将将一块XXinllix的的FPGGA芯片片放在电电路板上上，该芯芯片会在在0.22纳秒内内产生22A的输输入电流流变化。如如此短时时间内的的大电流流变化将将带来电电路板的的电源完完整性问问题，会会使电路路板产生生各种模模式的谐谐振，导导致电源源层和地地层电压压的不均均匀。然然而，电电路板中中心处在在某些谐谐振模式式下具有有零压差差变化的的特性，因因此将FFPGAA芯片放放置于此此可以避避免电路路板产生生这些低低频的

7、谐谐振模式式。FPPGA芯芯片不能能激发这这些低频频谐振模模式，是是由于从从电路板板的中心心处将无无法耦合合至这些些谐振模模式。图33中的紫紫色曲线线显示的的是当位位于电路路板中心心处的芯芯片从电电源平面面吸入电电流时引引起的谐谐振。事事实上，峰峰值出现现在高阶阶的谐振振频率11.077GHzz、1.664GHHz和1.996GHHz上，而而不是低低阶的谐谐振频率率0.554GHHz、0.881GHHz和0.997GHHz上，这这正如我我们所料料。图33, 紫紫色曲线线显示的的是当位位于电路路板中心心处的芯芯片从电电源平面面吸入电电流时引引起的谐谐振;绿色曲曲线表示示当将芯芯片放置置偏移中中心

8、位置置时的响响应。尽管管器件的的布局与与放置的的位置有有助于减减小电源源完整性性的问题题，但它它们并不不能解决决所有的的问题。首首先，你你不能将将所有的的关键器器件放在在电路板板的中心心。通常常情况下下，器件件放置的的灵活性性是有限限的。其其次，在在任何给给定的位位置总有有一些谐谐振模式式会被激激发。例例如，图图3中绿色色曲线表表示当你你将芯片片放置在在沿某一一坐标轴轴偏移中中心位置置时，00.544GHzz的谐振振模式将将被激发发。成功功的设计计电路板板的PDDS(电电源分配配系统)的关键键在于在在合适的的位置增增加退耦耦电容，以以保证电电源的完完整性和和在足够够宽的频频率范围围内保证证地弹

9、噪噪声足够够小。退耦耦电容设想想FPGGA在0.22纳秒的的上升沿沿吸入2AA的电流流，此时时电源电电压会暂暂时降低低(压降)，而地地平面电电压会暂暂时被拉拉高(地弹)。其变变化幅度度取决于于电路板板的阻抗抗和芯片片偏置管管脚处的的用于提提供电流流的退耦耦电容(图4a)。由于于电流的的瞬变值值为2AA，电压压的瞬变变值由VV=ZI决定，ZZ是从芯芯片端视视出的阻阻抗，因因此，为为了避免免电压的的尖峰波波动，在在从直流流到信号号带宽的的频率范范围内，Z值必须低于某一门限值。(图4b) 图44，其变变化幅度度取决于于电路板板的阻抗抗和芯片片偏置管管脚处的的用于提提供电流流的退耦耦电容;为了避避免电

10、压压的尖峰峰波动，在在从直流流到信号号带宽的的频率范范围内，Z值必须低于某一门限值。图中虚线部分即为PDS阻抗应该满足的目标区域。在该该设计中中，为了了保持电电源完整整性，电电源地的电电压波动动必须保保持在标标准值33.3VV的5%以内内。因此此噪声不不能大于于0.0053.33V=1165 mV。可可以据此此按照欧欧姆定律律计算出出PDSS的最大大阻抗1165mmV/22A=882.55m，图4中虚线线部分即即为PDDS阻抗抗应该满满足的目目标区域域。对于于最低频频率，通通常是11kHzz或者更更低的频频率电源满满足阻抗抗特性的的要求，电电源和地地层的结结构通常常不会破破坏阻抗抗特性，因因为

11、它们们呈现低低电阻与与电感特特性。而而当频率率高于11kHzz时，电电流通路路的互感感大到足足以使电电压超过过限定值值，根据据：对于于更高的的频率，退退耦电容容作为电电源层与与地层之之间的低低阻抗连连接是必必要的。需需要满足足PDSS阻抗要要求的信信号带宽宽可由下下式估计计：在该该设计中中，其带带宽为11.755GHzz。为了了达到这这么宽的的带宽，通通常需要要在MHHz信号号区域放放置很多多高频瓷瓷片电容容，在kkHz信信号区域域放置体体积较大大的电解解电容。这这些电容容矩阵与与其它器器件共同同占用宝宝贵的电电路板空空间。在在反复试试验的设设计方法法中，物物理原型型是不可可缺少的的，而虚虚拟

12、原型型技术使使设计者者可以在在不需要要物理原原型的基基础上解解决这个个问题。为PPCB板板设计PPDS，例例如此例例中的xxDSMM板，使使用SIIwavve可以以在ICC芯片处处放置一一个端口口，计算算电路板板在适当当带宽内内的输入入阻抗。图图5中红色色曲线显显示的是是电路板板上无电电容时的的阻抗。阻阻抗轴与与频率轴轴都取对对数坐标标。仿真真显示了了电路板板本身电电容的影影响而忽忽略了经经过电源源的低感感应电流流回路。从从图中可可以看出出，阻抗抗随着频频率的减减少而增增加，但但由于经经过电源源的回路路也有低低阻抗，因因此这种种关系并并不是严严格的。图55，红色色曲线显显示的是是电路板板上无电

13、电容时的的阻抗;深蓝色色曲线是是经过重重新设计计后的阻阻抗特性性;浅蓝色色曲线是是又增加加10nnF电容容矩阵后后的阻抗抗曲线;绿色曲曲线表示示再次增增加1nnF电容容矩阵后后的结果果。根据据Z=11/(jjC)，红红色曲线线中的直直线部分分表明电电路板本本身的电电容为774nFF。为了了使阻抗抗在1MMHz处处低于目目标阻抗抗82.5m，电容容值至少少应为22F几乎乎是电路路板本身身电容的的30倍。为为此首先先需要增增加222个0.11F的电容容矩阵。图图中深蓝蓝色曲线线是经过过重新设设计后的的阻抗特特性。在在大多数数的频率率范围内内，设计计满足了了阻抗特特性的要要求。但但在带宽宽的高端端，

14、电容容的ESSL(等等效串联联电感)、ESRR(等效效串联电电阻)以及由由电容间间距带来来的附加加电感使使阻抗曲曲线没有有达到阻阻抗特性性要求。由于于更小的的电容具具有更小小的ESSL和ESRR值，因因此增加加旁路有有助于提提高其高高频特性性。图55中的浅浅蓝色曲曲线是又又增加110nFF电容矩矩阵后的的阻抗曲曲线。绿绿色曲线线表示再再次增加加1nFF电容矩矩阵后的的结果。每每一级别别电容矩矩阵的增增加都提提高了阻阻抗特性性，但结结果仍然然刚刚满满足阻抗抗特性的的要求。在设设计的这这个阶段段，设计计者可以以增加电电磁仿真真与电路路仿真一一起来完完成设计计。这种种方法使使设计者者可以精精确地为为

15、低端的的阻抗建建模，包包括电源源的负载载效应。它它也可以以直接仿仿真电源源管脚上上的噪声声从而直直接验证证电源层层噪声，避避免对电电源层阻阻抗的过过多分析析导致的的不必要要的设计计开销。首先先应在选选定的位位置添加加输入和和输出端端口。上上文已经经在一个个IC芯片片处添加加了端口口，接着着应该在在电源输输入端添添加一个个端口，同同时在其其它两块块芯片的的安装位位置添加加两个端端口。然然后在SSIwaave中中你可以以进行宽宽频扫描描，在整整个带宽宽内获得得44的S参数散散射矩阵阵。接下下来可以以使用FFulll-Waave Spiice产产生与SSpicce兼容容的电路路文件以以便在电电路仿真

16、真环境中中进一步步分析。在产产生的电电路文件件中，PPCB板板在电路路的中心心位置。电电路文件件还包括括FPGGA的模模型伴有一一个电流流探针和和一个差差分电压压探针的的电流源源。Fuull-wavve SSpicce创建建的Sppicee电路还还包括上上文提到到的三个个电容矩矩阵。如如果在IIC处再再增加第第四个电电容矩阵阵将进一一步减小小高端阻阻抗。电电路还包包括一个个直流电电源，电电源伴有有少量容容值从11nF到到1000F的退耦耦电容。另另外还包包括其它它两个IIC芯片片的模型型，周围围伴有少少量1000nFF的电容容矩阵。图66，蓝色色和绿色色曲线分分别表示示在没有有添加和和添加最最

17、后一组组电容矩矩阵后IIC芯片片的电源源完整性性曲线;红色曲曲线代表表芯片输输入电流流的突变变。图66显示了了FPGGA的电电源电压压的噪声声仿真结结果。红红色曲线线代表芯芯片输入入电流的的突变在0.22纳秒内内电流由由0A变化化到2AA。蓝色色曲线表表示没有有添加最最后一组组电容矩矩阵时IIC芯片片的电压压曲线。与与3.33V相比比，电压压的波动动已经很很小了，但但还是超超过了55%的规规范要求求。绿色色曲线表表示添加加了第四四组电容容矩阵后后电压的的波动曲曲线，最最终的设设计满足足了电源源噪声小小于1665mVV的规范范要求。可可以用同同样的方方法分析析电路板板上其它它的芯片片，保证证他们不不受电源源压降和和地弹的的影响。在在本例中中另外两两芯片分分别吸收收1000mA和和50mmA电流流，相对对来说，它它们对噪噪声的贡贡献是很很小的。高速速电路的的PCBB板级设设计是十十分具有有挑战性性的。为为了保证证电路的的正确工工作，需需要精心心设计电电路的PPDS，包包括在电电路板上上添加数数以百计计的退耦耦电容，并并且根据据需要选选择合适适的电容容值及其其位置。采采用对虚虚拟原型型进行仿仿真的方方法替代代反复试试验的设设计方法法来优化化电路板板的电源源完整性性设计，可可以有效效缩短设设计周期期并且节节约设计计成本。