集成电路封装知识-电子元器件网--电子元件设计选型、电子dksy.docx

《集成电路封装知识-电子元器件网--电子元件设计选型、电子dksy.docx》由会员分享，可在线阅读，更多相关《集成电路封装知识-电子元器件网--电子元件设计选型、电子dksy.docx（38页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、集成电路路封装知知识电子封装装是一个个富于挑挑战、引引人入胜胜的领域域。它是是集成电电路芯片片生产完完成后不不可缺少少的一道道工序，是是器件到到系统的的桥梁。封封装这一一生产环环节对微微电子产产品的质质量和竞竞争力都都有极大大的影响响。按目目前国际际上流行行的看法法认为，在在微电子子器件的的总体成成本中，设设计占了了三分之之一，芯芯片生产产占了三三分之一一，而封封装和测测试也占占了三分分之一，真真可谓三三分天下下有其一一。封装装研究在在全球范范围的发发展是如如此迅猛猛，而它它所面临临的挑战战和机遇遇也是自自电子产产品问世世以来所所从未遇遇到过的的；封装装所涉及及的问题题之多之之广，也也是其它它

2、许多领领域中少少见的，它它需要从从材料到到工艺、从从无机到到聚合物物、从大大型生产产设备到到计算力力学等等等许许多多多似乎乎毫不关关连的专专家的协协同努力力，是一一门综合合性非常常强的新新型高科科技学科科。什么是电电子封装装 (eelecctroonicc paackaaginng)? 封封装最初初的定义义是：保保护电路路芯片免免受周围围环境的的影响（包包括物理理、化学学的影响响）。所所以，在在最初的的微电子子封装中中，是用用金属罐罐 (mmetaal ccan) 作作为外壳壳，用与与外界完完全隔离离的、气气密的方方法，来来保护脆脆弱的电电子组件件。但是是，随着着集成电电路技术术的发展展，尤其

3、其是芯片片钝化层层技术的的不断改改进，封封装的功功能也在在慢慢异异化。通通常认为为，封装装主要有有四大功功能，即即功率分分配、信信号分配配、散热热及包装装保护，它它的作用用是从集集成电路路器件到到系统之之间的连连接，包包括电学学连接和和物理连连接。目目前，集集成电路路芯片的的I/OO 线越越来越多多，它们们的电源源供应和和信号传传送都是是要通过过封装来来实现与与系统的的连接；芯片的的速度越越来越快快，功率率也越来来越大，使使得芯片片的散热热问题日日趋严重重；由于于芯片钝钝化层质质量的提提高，封封装用以以保护电电路功能能的作用用其重要要性正在在下降。电电子封装装的类型型也很复复杂。从从使用的的包

4、装材材料来分分，我们们可以将将封装划划分为金金属封装装、陶瓷瓷封装和和塑料封封装；从从成型工工艺来分分，我们们又可以以将封装装划分为为预成型型封装(pree-moold) 和后后成型封封装（ppostt-moold ）；至至于从封封装外型型来讲，则则有SIIP(ssinggle in-linne ppackkagee) 、DIPP(duual in-linne ppackkagee) 、PLCCC(pplassticc-leeadeed cchipp caarriier) 、PQFFP(pplassticc quuad flaat ppackk) 、SOPP(smmalll-ouutliine

5、 pacckagge) 、TSOOP(tthinn smmalll-ouutliine pacckagge) 、PPGGA(pplassticc piin ggridd arrrayy) 、PBGGA(pplassticc baall griid aarraay) 、CSPP (cchipp sccalee paackaage) 等等等；若按按第一级级连接到到第二级级连接的的方式来来分，则则可以划划分为PPTH (piin-tthrooughh-hoole) 和SMTT （surrfacce-mmounnt-ttechhnollogyy ）二二大类，即即通常所所称的插插孔式（或或通孔式式）和表

6、表面贴装装式。金属封装装是半导导体器件件封装的的最原始始的形式式，它将将分立器器件或集集成电路路置于一一个金属属容器中中，用镍镍作封盖盖并镀上上金。金金属圆形形外壳采采用由可可伐合金金材料冲冲制成的的金属底底座，借借助封接接玻璃，在在氮气保保护气氛氛下将可可伐合金金引线按按照规定定的布线线方式熔熔装在金金属底座座上，经经过引线线端头的的切平和和磨光后后，再镀镀镍、金金等惰性性金属给给与保护护。在底底座中心心进行芯芯片安装装和在引引线端头头用铝硅硅丝进行行键合。组组装完成成后，用用10 号钢带带所冲制制成的镀镀镍封帽帽进行封封装，构构成气密密的、坚坚固的封封装结构构。金属属封装的的优点是是气密性

7、性好，不不受外界界环境因因素的影影响。它它的缺点点是价格格昂贵，外外型灵活活性小，不不能满足足半导体体器件日日益快速速发展的的需要。现现在，金金属封装装所占的的市场份份额已越越来越小小，几乎乎已没有有商品化化的产品品。少量量产品用用于特殊殊性能要要求的军军事或航航空航天天技术中中。陶瓷封装装是继金金属封装装后发展展起来的的一种封封装形式式，它象象金属封封装一样样，也是是气密性性的，但但价格低低于金属属封装，而而且，经经过几十十年的不不断改进进，陶瓷瓷封装的的性能越越来越好好，尤其其是陶瓷瓷流延技技术的发发展，使使得陶瓷瓷封装在在外型、功功能方面面的灵活活性有了了较大的的发展。目目前，IIBM

8、的陶瓷瓷基板技技术已经经达到1100 多层布布线，可可以将无无源器件件如电阻阻、电容容、电感感等都集集成在陶陶瓷基板板上，实实现高密密度封装装。陶瓷瓷封装由由于它的的卓越性性能，在在航空航航天、军军事及许许多大型型计算机机方面都都有广泛泛的应用用，占据据了约110 左右的的封装市市场（从从器件数数量来计计）。陶陶瓷封装装除了有有气密性性好的优优点之外外，还可可实现多多信号、地地和电源源层结构构，并具具有对复复杂的器器件进行行一体化化封装的的能力。它它的散热热性也很很好。缺缺点是烧烧结装配配时尺寸寸精度差差、介电电系数高高（不适适用于高高频电路路），价价格昂贵贵，一般般主要应应用于一一些高端端产

9、品中中。相对而言言，塑料料封装自自七十年年代以来来发展更更为迅猛猛，已占占据了990 （封装装数量）以以上的封封装市场场份额，而而且，由由于塑料料封装在在材料和和工艺方方面的进进一步改改进，这这个份额额还在不不断上升升。塑料料封装最最大的优优点是价价格便宜宜，其性性能价格格比十分分优越。随随着芯片片钝化层层技术和和塑料封封装技术术的不断断进步，尤尤其是在在八十年年代以来来，半导导体技术术有了革革命性的的改进，芯芯片钝化化层质量量有了根根本的提提高，使使得塑料料封装尽尽管仍是是非气密密性的，但但其抵抗抗潮气侵侵入而引引起电子子器件失失效的能能力已大大大提高高了，因因此，一一些以前前使用金金属或陶

10、陶瓷封装装的应用用，也已已渐渐被被塑料封封装所替替代。SIP 是从封封装体的的一边引引出管脚脚。通常常，它们们是通孔孔式的，管管脚插入入印刷电电路板的的金属孔孔内。这这种形式式的一种种变化是是锯齿型型单列式式封装(ZIPP) ，它它的管脚脚仍是从从封装体体的一边边伸出，但但排列成成锯齿型型。这样样，在一一个给定定的长度度范围内内，提高高了管脚脚密度。SIP 的吸引人之处在于它们占据最少的电路板空间，但在许多体系中，封闭式的电路板限制了SIP 的高度和应用。DIP 封装的的管脚从从封装体体的两端端直线式式引出。DIP 的外形通常是长方形的，管脚从长的一边伸出。绝大部分的DIP 是通孔式，但亦可是

11、表面贴装式。对DIP 来说，其管脚数通常在 8 至64 （8 、14 、16 、18 、20 、22 、24 、28 、40 、48 、52 和64 ）之间，其中，24 至40 管脚数的器件最常用于逻辑器件和处理器，而14 至20 管脚的多用于记忆器件，主要取决于记忆体的尺寸和外形。当器件的的管脚数数超过448 时时，DIIP 结结构变得得不实用用并且浪浪费电路路板空间间。称为为芯片载载体(cch iip ccarrrierr) 或或quaad 的的封装，四四边都有有管脚，对对高引脚脚数器件件来说，是是较好的的选择。之之所以称称之为芯芯片载体体，可能能是由于于早期为为保护多多引脚封封装的四四边

12、引脚脚，绝大大多数模模块是封封装在预预成型载载体中。而而后成型型技术的的进步及及塑料封封装可靠靠性的提提高，已已使高引引脚数四四边封装装成为常常规封装装技术。其其它一些些缩写字字可以区区分是否否有引脚脚或焊盘盘的互连连，或是是塑料封封装还是是陶瓷封封装体。诸诸如LLLC(lleadd chhip carrrieer) ，LLCCC(lleaddlesss cchipp caarriier) 用于区分分管脚类类型。PPLCCC(pllasttic leaadedd chhip carrrieer) 是最常常见的四四边封装装。PLLCC 的管脚间间距是00.0550 英英寸，与与DIPP 相比比，

13、其优优势是显显而易见见的。PPLCCC 的引引脚数通通常在220 至至84 之间（220 、28 、32 、44 、52 、68 和84 ）。还有有一种划划分封装装类型的的参数是是封装体体的紧凑凑程度。小小外形封封装通常常称为SSO ，SOPP 或SOII C 。它封封装的器器件相对对于它的的芯片尺尺寸和所所包含的的引脚数数来说，在在电路板板上的印印迹(ffoott prrintt) 是是出乎寻寻常的小小。它们们能达到到如此的的紧凑程程度是由由于其引引脚间距距非常小小，框架架特殊设设计，以以及模块块厚度极极薄。在在SO 封装结结构中，两两边或四四边引脚脚设计都都有。这这些封装装的特征征是在芯芯

14、片周围围的模封封料及其其薄，因因而，SSO 封封装发展展和可靠靠性的关关键是模模封料在在防止开开裂方面面的性能能。SOOP 的的引脚数数一般为为8 、14 和16 。四方扁平平封装（QFP ）其实是微细间距、薄体LCC ，在正方或长方形封装的四周都有引脚。其管脚间距比PLCC 的0.050 英寸还要细，引脚呈欧翅型与PLCC 的J 型不同。QFP 可以是塑料封装，可以是陶瓷封装，塑料QFP 通常称为PQFP 。PQFP 有二种主要的工业标准，电子工业协会(EIA) 的连接电子器件委员会(Joint Electronic Device Committee, JEDEC) 注册的PQFP 是角上有

15、凸缘的封装，以便在运输和处理过程中保护引脚。在所有的引脚数和各种封装体尺寸中，其引脚间距是相同的，都为0.025 英寸。日本电子工业协会(EIAJ) 注册的PQFP 没有凸缘，其引脚间距用米制单位，并有三种不同的间距：1.0mm，0.8mm和0.65mm，八种不同的封装体尺寸，从10mm*10mm到40mm*40mm，不规则地分布到三种不同的引脚间距上，提供十五种不同的封装形式，其引脚数可达232 个。随着引脚数的增加，还可以增加封装的类型? 同一模块尺寸可以有不同的引脚数目，是封装技术的一个重要进展，这意味着同一模具、同一切筋打弯工具可用于一系列引脚数的封装。但是，EIAJ 的PQFP 没有

16、凸缘，这可能会引起麻烦，因为在运输过程中，必须把这些已封装好的器件放在一个特别设计的运输盒中，而JEDEC 的PQFP 只要置于普通的管子里就可以运输，因为凸缘可以使它们避免互相碰撞。EIAJ 的PQFP 的长方形结构还为将来高引脚数封装的互连密度带来好处。当引脚数大于256 时，在0.100 英寸间距的电路板上，长方形外形可达到较高的互连密度，这是因为周边的一些引脚可以通过模块下的通孔转换成平面引脚，达到PGA 的互连密度。在正方形结构中，并非所有模块下的通孔均可以插入，必须有一些芯片的连接要转换到模块外形的外面，提高其有效互连面积。长方形结构可以使短边引脚数少于64 个、引脚间距不大于0.

17、025 英寸(1mm) 的所有引脚都插入模块底下的通孔中。PQFP 最常见的引脚数是84 、100 、132 、164 和196 。当引脚数数目更高高时，采采用PQQFP 的封装装形式就就不太合合适了，这这时，BBGA 封装应应该是比比较好的的选择，其其中PBBGA 也是近近年来发发展最快快的封装装形式之之一。BBGA 封装技技术是在在模块底底部或上上表面焊焊有许多多球状凸凸点，通通过这些些焊料凸凸点实现现封装体体与基板板之间互互连的一一种先进进封装技技术。广广义的BBGA 封装还还包括矩矩栅阵列列(LGGA) 和柱栅栅阵列(CGAA) 。矩矩栅阵列列封装是是一种没没有焊球球的重要要封装形形式

18、，它它可直接接安装到到印制线线路板(PCBB) 上上，比其其它BGGA 封封装在与与基板或或衬底的的互连形形式要方方便得多多，被广广泛应用用于微处处理器和和其它高高端芯片片封装上上。BGGA 技技术在二二十世纪纪九十年年代中期期开始应应用，现现在已成成为高端端器件的的主要封封装技术术，同时时，它仍仍处于上上升期，发发展空间间还相当当大。目目前用于于BGAA 封装装的基板板有BTT 树脂脂、柔性性带、陶陶瓷、FFR-55 等等等。在BBGA 封装中中，基板板成本要要占总成成本的880 左右。BT树脂是BGA 封装中应用最广的基板，同时，随着BGA 封装在整个IC 封装市场地位的不断提高，也导致对

19、基板材料数量和种类的需求不断增长。综上所述述，电子子封装技技术所涉涉及的范范围相当当广泛，本本培训课课程不可可能一一一详述。在在本节中中，将介介绍最普普遍的塑塑料封装装技术及及相关的的一些材材料。一般所说说的塑料料封装，如如无特别别的说明明，都是是指转移移成型封封装(ttrannsfeer mmolddingg) ，封封装工序序一般可可分成二二部分：在用塑塑封料包包封起来来以前的的工艺步步骤称为为装配(asssembbly) 或前道操操作(ffronnt eend opeerattionn) ，在在成型之之后的工工艺步骤骤称为后后道操作作(baack endd opperaatioon) 。在

20、前道道工序中中，净化化室级别别为1000 到到1,0000 级。有有些成型型工序也也在净化化室中进进行，但但是，机机械水压压机和预预成型品品中的粉粉尘，很很难使净净化室达达到100,0000 级级以上。一一般来讲讲，随着着硅芯片片越来越越复杂和和日益趋趋向微型型化，将将使更多多的装配配和成型型工序在在粉尘得得到控制制的环境境下进行行。转移移成型工工艺一般般包括晶晶圆减薄薄(waaferr grrounnd) 、晶圆圆切割(waffer d iicinng oor wwafeer ssaw) 、芯芯片贴装装(diie aattaach or chiip bbonddingg) 、引引线键合合(w

21、iire bonn diing) 、转转移成型型(trranssferr mooldiing) 、后后固化(posst ccuree) 、去去飞边毛毛刺(ddefllashh) 、上上焊锡(sollderr pllatiing) 、切切筋打弯弯(trrim andd foorm) 、打打码(mmarkkingg) 等等多道工工序。下下面，将将对各个个工序作作简单的的介绍。晶圆减薄薄是在专专门的设设备上，从从晶圆背背面进行行研磨，将将晶圆减减薄到适适合封装装的程度度。由于于晶圆的的尺寸越越来越大大（从44 英寸寸、5 英寸寸、6 英寸寸，发展展到8 英寸、甚甚至122 英寸寸），为为了增加加晶圆

22、的的机械强强度，防防止晶圆圆在加工工过程中中发生变变形、开开裂，晶晶圆的厚厚度也一一直在增增加。但但是，随随着系统统朝轻薄薄短小的的方向发发展，芯芯片封装装后模块块的厚度度变得越越来越薄薄，因此此，在封封装之前前，一定定要将晶晶圆的厚厚度减薄薄到可以以接受的的程度，以以满足芯芯片装配配的要求求。如6 英寸晶圆圆，厚度度是6775 微微米左右右，减薄薄后一般般为1550 微微米。在在晶圆减减薄的工工序中，受受力的均均匀性将将是关键键，否则则，晶圆圆很容易易变形、开开裂。晶圆减薄薄后，可可以进行行划片(saww inng oor ddiciing) 。较较老式的的划片机机是手动动操作的的，现在在，

23、一般般的划片片机都已已实现全全自动化化。划片片机同时时配备脉脉冲激光光束、钻钻石尖的的划片工工具或是是包金刚刚石的锯锯刀。无无论是部部分划线线还是完完全分割割硅片，锯锯刀都是是最好的的，因为为它划出出的边缘缘整齐，很很少有碎碎屑和裂裂口产生生。硅芯芯片常常常称为ddie ，也是是由于这这个装配配工序（die 的原意是骰子，即小块的方形物，划开后的芯片一般是很小的方形体，很象散落一地的骰子）。已切割下来的芯片要贴装到框架的中间焊盘(die-paddle) 上。焊盘的尺寸要和芯片大小相匹配，若焊盘尺寸太大，则会导致引线跨度太大，在转移成型过程中会由于流动产生的应力而造成引线弯曲及芯片位移现象。贴装

24、的方式可以是用软焊料（指Pb-Sn 合金，尤其是含Sn 的合金）、Au-Si 低共熔合金等焊接到基板上，在塑料封装中最常用的方法是使用聚合物粘结剂(polymer die adhesive) 粘贴到金属框架上。常用的聚合物是环氧(epoxy) 或聚酰亚胺（polyimide ），以Ag （颗粒或薄片）或Al2O3 作为填充料（filler ），填充量一般在75 到80 之间，其目的是改善粘结剂的导热性，因为在塑料封装中，电路运行过程中产生的绝大部分热量将通过芯片粘结剂 框架散发出去。用芯片粘结剂贴装的工艺过程如下：用针筒或注射器将粘结剂涂布到芯片焊盘上（要有合适的厚度和轮廓，对较小芯片来讲，内

25、圆角形可提供足够的强度，但不能太靠近芯片表面，否则会引起银迁移现象），然后用自动拾片机（机械手）将芯片精确地放置到芯片焊盘的粘结剂上面。对于大芯片，误差25 微米（1 mil ），角误差0.3 。对15 到30 微米厚的粘结剂，压力在5N/cm2 。芯片放置不当，会产生一系列问题：如空洞造成高应力；环氧粘结剂在引脚上造成搭桥现象，引起内连接问题；在引线键合时造成框架翘曲，使得一边引线应力大，一边引线应力小，而且为了找准芯片位置，还会使引线键合的生产力降低，成品率下降。聚合物粘结剂通常需要进行固化处理，环氧基质粘结剂的固化条件一般是150C，1 小时（也有用186C，0.5 小时固化条件的）。聚

26、酰亚胺的固化温度要更高一些，时间也更长。具体的工艺参数可通过差分量热仪（Differential Scanning Calorimetry, DSC ）实验来确定。在塑料封封装中，引引线键合合是主要要的互连连技术，尽尽管现在在已发展展了TAAB(ttapee auutommateed bbonddingg) 、FC(fliip cchipp) 等等其它互互连技术术，但占占主导地地位的技技术仍然然是引线线键合技技术。在在塑料封封装中使使用的引引线主要要是金线线，其直直径一般般在0.0255mm到到0.0032mmm(11.000mill 到1.225 mmil) 。引引线的长长度常在在1.55m

27、m到到3mmm (660miil 到到1200mill) 之间，而而弧圈的的高度可可比芯片片所在平平面到00.755mm(30mmil) 。键键合技术术有热压压焊(ttherrmoccomppresssioon) ，热超超声焊(theermoosonnic) 等。这这些技术术的优点点是容易易形成球球形（所所谓的球球焊技术术，baall bonndinng ），并并且可以以防止金金线氧化化。为了了降低成成本，也也在研究究用其它它金属丝丝，如铝铝、铜、银银、钯等等来替代代金丝键键合。热热压焊的的条件是是二种金金属表面面紧紧接接触，控控制时间间、温度度、压力力，使得得二种金金属发生生连接。表表面粗糙

28、糙（不平平整）、有有氧化层层形成或或是有化化学沾污污、吸潮潮等都会会影响到到键合效效果，降降低键合合强度。热热压焊的的温度在在3000C到到4000C，时时间一般般为400 毫秒秒（通常常，加上上寻找键键合位置置等程序序，键合合速度是是每秒二二线）。超超声焊的的优点是是可避免免高温，因因为它用用20 到60 KHzz 的超超声振动动提供焊焊接所需需的能量量，所以以，焊接接温度可可以降低低一些。超超声焊是是所谓的的楔焊（wedge bonding ）而不是球焊（ball bonding ），在引线与焊盘连接后，再用夹具或利刃切断引线（clamp tear or table tear ）。楔焊的缺

29、点是必须旋转芯片和基座，以使它们始终处于楔焊方向上，所以，楔焊的速度就必须放慢。它的优点是焊接面积与引线面积相差不大，可以用于微细间距(fine pitch) 的键合。将热和超声能量同时用于键合，就是所谓的热超声焊。与热压焊相比，热超声焊最大的优点是将键合温度从350 降到250 左右（也有人认为可以用100 到150 的条件），这可以大大降低在铝焊盘上形成Au-Al 金属间化合物的可能性，延长器件寿命，同时降低了电路参数的漂移。在引线键合方面的改进主要是因为需要越来越薄的封装，有些超薄封装的厚度仅有0.4 毫米左右。所以，引线环（loop ）从一般的8 至12 密尔（200 到300 微米）

30、减小到4 至5 密尔（100 到125 微米），这样，引线的张力就很大，引线绷得很紧。楔焊的优点是可以用于微细间距焊盘上，适合于高密度封装，它甚至可用于焊盘间距小于75 微米的键合，而若采用球焊，则1 密尔（25 微米）的金丝，其球焊的直径在2.5 到4 密尔（63 至102 微米）之间，要比楔焊大得多。塑料封装装的成型型技术也也有许多多种，包包括转移移成型技技术、喷喷射成型型技术（inject molding ）、预成型技术（premolding ）等，但最主要的成型技术是转移成型技术(transfer molding) 。转移成型使用的材料一般为热固性聚合物(thermosetting p

31、olymer) 。所谓的热固性聚合物是指在低温时，聚合物是塑性的或流动的，但当将其加热到一定温度时，即发生所谓的交联反应(cross-linking) ，形成刚性固体。再将其加热时，只能变软而不可能熔化、流动。在塑料封装中使用的典型成型技术的工艺过程如下：将已贴装好芯片并完成引线键合的框架带置于模具中，将塑封料的预成型块在预热炉中加热（预热温度在90 到95 之间），然后放进转移成型机的转移罐中。在转移成型活塞的压力之下，塑封料被挤压到浇道中，并经过浇口注入模腔（在整个过程中，模具温度保持在170 到175 左右）。塑封料在模具中快速固化，经过一段时间的保压，使得模块达到一定的硬度，然后用顶杆

32、顶出模块，成型过程就完成了。用转移成型法密封微电子器件，有许多优点。它的技术和设备都比较成熟，工艺周期短，成本低，几乎没有后整理（finish ）方面的问题，适合于大批量生产。当然，它也有一些明显的缺点：塑封料的利用率不高（在转移罐、壁和浇道中的材料均无法重复使用，约有20 到40 的塑封料被浪费）；使用标准的框架材料，对于扩展转移成型技术至较先进的封装技术（如TAB 等）不利；对于高密度封装有限制。对于大多多数塑封封料来说说，在模模具中保保压几分分钟后，模模块的硬硬度足可可以达到到允许顶顶出，但但是，聚聚合物的的固化（聚聚合）并并未全部部完成。由由于材料料的聚合合度（固固化程度度）强烈烈影响

33、材材料的玻玻璃化转转变温度度及热应应力，所所以，促促使材料料全部固固化以达达到一个个稳定的的状态，对对于提高高器件可可靠性是是十分重重要的，后后固化就就是为了了提高塑塑封料的的聚合度度而必须须的工艺艺步骤，一一般后固固化条件件为1770 到1755 ，2 至4 小时时。目前前，也发发展了一一些快速速固化（fast cure molding compound ）的塑封料，在使用这些材料时，就可以省去后固化工序，提高生产效率。在封装成成型过程程中，塑塑封料可可能会从从二块模模具的合合缝处渗渗出来，流流到模块块外的框框架材料料上。若若是塑封封料只在在模块外外的框架架上形成成薄薄的的一层，面面积也很很

34、小，通通常称为为树脂溢溢出（rresiin bbleeed ）。若若渗出部部分较多多、较厚厚，则称称为毛刺刺（fllashh ）或或是飞边边毛刺（flash and strain ）。造成溢料或毛刺的原因很复杂，一般认为是与模具设计、注模条件及塑封料本身有关。毛刺的厚度一般要薄于10 微米，它对于后续工序如切筋打弯等工艺带来麻烦，甚至会损坏机器。因此，在切筋打弯工序之前，要进行去飞边毛刺工序（deflash ）。随着模具设计的改进，以及严格控制注模条件，毛刺问题越来越不严重了，在一些比较先进的封装工艺中，已不再进行去飞边毛刺的工序了。去飞边毛刺工序工艺主要有：介质去飞边毛刺(media def

35、lash) 、溶剂去飞边毛刺(solvent deflash) 、水去飞边毛刺(water deflash) 。另外，当溢料发生在框架堤坝(dam bar) 背后时，可用所谓的dejunk 工艺。其中，介质和水去飞边毛刺的方法用得最多。用介质去飞边毛刺时，是将研磨料，如粒状的塑料球和高压空气一起冲洗模块。在去飞边毛刺过程中，介质会将框架引脚的表面轻微擦毛，这将有助于焊料和金属框架的粘连。在以前曾有用天然的介质，如粉碎的胡桃壳和杏仁核，但由于它们会在框架表面残留油性物质而被放弃。用水去飞边毛刺工艺是利用高压的水流来冲击模块，有时也会将研磨料和高压水流一起使用。用溶剂来去飞边毛刺通常只适用于很薄的

36、毛刺。溶剂包括N 甲基吡咯烷酮（NMP ）或双甲基呋喃（DMF ）。对封装后后框架外外引脚的的后处理理可以是是电镀(sollderr pllatiing) 或是是浸锡(sollderr diippiing) 工艺艺，该工工序是在在框架引引脚上作作保护性性镀层，以以增加其其抗蚀性性，并增增加其可可焊性。电电镀目前前都是在在流水线线式的电电镀槽中中进行，包包括首先先进行清清洗，然然后在不不同浓度度的电镀镀槽中进进行电镀镀，最后后冲淋、吹吹干，然然后放入入烘箱中中烘干。浸浸锡也包包括清洗洗工序，然然后放到到助焊剂剂（fllux ）中进进行浸泡泡，再放放入熔融融的焊锡锡中浸泡泡，最后后用热水水冲淋。焊

37、焊锡的成成分一般般是633Sn/37PPb 。这这是一种种低共融融合金，其其熔点在在1833 1844 之间。也也有用成成分为885Snn/155Pb 、90SSn/110Pbb 、95SSn/55Pb 的，有有的日本本公司甚甚至用998Snn/2PPb 的的焊料。减减少铅的的用量，主主要是出出于环境境的考虑虑，因为为铅对环环境的影影响正日日益引起起人们的的高度重重视。而而镀钯工工艺，则则可以避避免铅的的环境污污染问题题。但是是，由于于通常钯钯的粘结结性并不不太好，需需要先镀镀一层较较厚的、致致密的、富富镍的阻阻挡层。钯钯层的厚厚度仅为为76 微米（33 密尔尔）。由由于钯层层可以承承受成型型

38、温度，所所以，可可以在成成型之前前完成框框架的上上焊锡工工艺。并并且，钯钯层对于于芯片粘粘结和引引线键合合都适用用，可以以避免在在芯片粘粘结和引引线键合合之前必必须对芯芯片焊盘盘和框架架内引脚脚进行选选择性镀镀银（以以增加其其粘结性性），因因为镀银银时所用用的电镀镀液中含含有氰化化物，给给安全生生产和废废弃物处处理带来来麻烦。切筋打弯弯其实是是二道工工序，但但通常同同时完成成。所谓谓的切筋筋工艺，是是指切除除框架外外引脚之之间的堤堤坝（ddam barr ）以以及在框框架带上上连在一一起的地地方；所所谓的打打弯工艺艺则是将将引脚弯弯成一定定的形状状，以适适合装配配（asssemmblyy ）的

39、的需要。对对于打弯弯工艺，最最主要的的问题是是引脚的的变形。对对于PTTH 装装配要求求来讲，由由于引脚脚数较少少，引脚脚又比较较粗，基基本上没没有问题题。而对对SMTT 装配配来讲，尤尤其是高高引脚数数目框架架和微细细间距框框架器件件，一个个突出的的问题是是引脚的的非共面面性（lleadd noon ccopllanaaritty ）。造造成非共共面性的的原因主主要有二二个：一一是在工工艺过程程中的不不恰当处处理，但但随着生生产自动动化程度度的提高高，人为为因素大大大减少少，使得得这方面面的问题题几乎不不复存在在；另一一个原因因是由于于成型过过程中产产生的热热收缩应应力。在在成型后后的降温温

40、过程中中，一方方面由于于塑封料料在继续续固化收收缩，另另一方面面由于塑塑封料和和框架材材料之间间热膨胀胀系数失失配引起起的塑封封料收缩缩程度要要大于框框架材料料的收缩缩，有可可能造成成框架带带的翘曲曲，引起起非共面面问题。所所以，针针对封装装模块越越来越薄薄、框架架引脚越越来越细细的趋势势，需要要对框架架带重新新设计，包包括材料料的选择择、框架架带长度度及框架架形状等等，以克克服这一一困难。打码就是是在封装装模块的的顶表面面印上去去不掉的的、字迹迹清楚的的字母和和标识，包包括制造造商的信信息、国国家、器器件代码码等，主主要是为为了识别别并可跟跟踪。打打码的方方法有多多种，其其中最常常用的是是印

41、码（print ）方法。它又包括油墨印码(ink marking) 和激光印码(laser marking) 二种。使用油墨来打码，工艺过程有点象敲橡皮图章，因为一般确实是用橡胶来刻制打码所用的标识。油墨通常是高分子化合物，常常是基于环氧或酚醛的聚合物，需要进行热固化，或使用紫外光固化。使用油墨打码，主要是对模块表面要求比较高，若模块表面有沾污现象，油墨就不易印上去。另外，油墨比较容易被擦去。有时，为了节省生产时间和操作步骤，在模块成型之后首先进行打码，然后将模块进行后固化，这样，塑封料和油墨可以同时固化。此时，特别要注意在后续工序中不要接触模块表面，以免损坏模块表面的印码。粗糙表面有助于加强

42、油墨的粘结性。激光印码是利用激光技术在模块表面刻写标识。激光源常常是CO2 或Nd:YAG 。与油墨印码相比，激光印码最大的优点是不易被擦去，而且，它也不涉及油墨的质量问题，对模块表面的要求相对较低，不需要后固化工序。激光印码的缺点是它的字迹较淡，即，与没有打码的背底之间衬度差别不如油墨打码那样明显。当然，可以通过对塑封料着色剂的改进来解决这个问题。总的来讲，在目前的封装工艺中，越来越多的制造商选择使用激光打码技术，尤其是在高性能产品中。器件装配配的方式式有二种种，一种种是所谓谓的波峰峰焊（wwavee sooldeerinng ），另另一种是是所谓的的回流焊焊（reefloow ssoldd

43、eriing ）。波波峰焊主主要用在在插孔式式PTHH 封装装类型器器件的装装配，而而表面贴贴装式SSMT 及混合合型器件件装配则则大多使使用回流流焊。波波峰焊是是早期发发展起来来的一种种PCBB 板上上元器件件装配工工艺，现现在已经经较少使使用。波波峰焊的的工艺过过程包括括上助焊焊剂、预预热及将将PCBB 板在在一个焊焊料峰（solder wave ）上通过，依靠表面张力和毛细管现象的共同作用将焊料带到PCB 板和器件引脚上，形成焊接点。在波峰焊工艺中，熔融的焊料被一股股喷射出来，形成焊料峰，故有此名。目前，元器件装配最普遍的方法是回流焊工艺（reflow soldering ），因为它适合

44、表面贴装的元器件，同时，也可以用于插孔式器件与表面贴装器件混合电路的装配。由于现在的元器件装配大部分是混合式装配，所以，回流焊工艺的应用更为广泛。回流工艺看似简单，其实包含了多个工艺阶段：将焊膏（solder paste ）中的溶剂蒸发掉；激活助焊剂（flux ），并使助焊作用得以发挥；小心地将要装配的元器件和PCB 板进行预热；让焊料熔化并润湿所有的焊接点；以可控的降温速率将整个装配系统冷却到一定的温度。回流工艺中，器件和PCB 板要经受高达210 到230 的高温，同时，助焊剂等化学物质对器件都有腐蚀性，所以，装配工艺条件处置不当，也会造成一系列的可靠性问题。封装质量量必须是是封装设设计和

45、制制造中压压倒一切切的考虑虑因素。质质量低劣劣的封装装可危害害集成电电路器件件性能的的其它优优点，如如速度、价价格低廉廉、尺寸寸小等等等。封装装的质量量低劣是是由于从从价格上上考虑比比从达到到高封装装质量更更多而造造成的。事事实上，塑塑料封装装的质量量与器件件的性能能和可靠靠性有很很大的关关系，但但封装性性能更多多取决于于封装设设计和材材料选择择而不是是封装生生产，可可靠性问问题却与与封装生生产密切切相关。在完成封封装模块块的打码码（maarkiing ）工序序后，所所有的器器件都要要1000 进进行测试试，在完完成模块块在PCCB 板板上的装装配之后后，还要要进行整整块板的的功能测测试。这这

46、些测试试包括一一般的目目检、老老化试验验（buurn-in ）和最最终的产产品测试试（fiinall teestiing ）。老老化试验验是对封封装好的的电路进进行可靠靠性测试试（reeliaabillityy teest ），它它的主要要目的是是为了检检出早期期失效的的器件，称称为innfannt mmorttaliity 。在该该时期失失效的器器件一般般是在硅硅制造工工艺中引引起的缺缺陷（即即，它属属于坏芯芯片，但但在片上上测试时时并未发发现）。在在老化试试验中，电电路插在在电路板板上，加加上偏压压，并放放置在高高温炉中中。老化化试验的的温度、电电压负载载和时间间都因器器件的不不同而不不同

47、，同同一种器器件，不不同的供供应商也也可能使使用不同同的条件件。但比比较通用用的条件件是在1125 到1500 温度下下，通电电电压在在6.22 到7.00 伏（一一般高出出器件工工作电压压20 到400 ）通通电测试试24 到48 小时。为了了解解集成电电路器件件的使用用寿命和和可靠性性，除了了上述的的老化试试验外，常常用加速速试验使使器件在在较短的的时间里里失效，并并进行失失效机理理分析，以以便尽快快找到失失效原因因，改进进设计或或工艺条条件，提提高器件件的寿命命和可靠靠性。加加速试验验（acccelleraatedd teest ）是可可靠性测测试中的的一种，一一般选择择一个或或几个可可

48、能引起起器件失失效的加加速因子子，如潮潮气、温温度、溶溶剂、润润滑剂、沾沾污、一一般的环环境应力力和剩余余应力等等，模拟拟器件在在实际使使用过程程中可能能遇到的的使用环环境。对对绝大多多数集成成电路产产品来讲讲，最短短的工作作时间也也有好几几年，但但是，制制造的时时间却很很短，因因此，在在常规操操作条件件下做资资质试验验（quualiificcatiion tesst ）是是不太实实际的，也也是不经经济的。对对于使用用寿命很很长、可可靠性很很高的产产品来讲讲，在660 的置信信度（cconffideencee leevell ）条条件下，以以每千小小时0.1 的失效效速率（即即1033FITT

49、 ，faiilurre uunitt ）测测试产品品，则无无失效时时间长达达9155,0000 小小时，即即若器件件样本数数为9115 ，则则要测试试1,0000 小时才才会有一一个器件件失效；若器件件的样本本数为992 ，则则要测试试10,0000 小时时才会有有一个器器件失效效，这样样的测试试即不经经济又费费时，因因此，必必须在加加速使用用条件下下进行测测试。由由于失效效是随时时间分布布的，所所以，在在分析失失效速度度时要用用到许多多统计的的方法，包包括根据据辅助可可靠性要要求设计计的置信信度和样样本数。加加速试验验包括以以下步骤骤：选择择加速力力；确定定加速力力的强度度；设计计测试程程序，确确定单重重加速还还是多重重加速；将测试试数据外外推到实实际操作作条件。在在选择加加速力时时尤其要要特别小小心，因因为加速速试验的的目的是是在于让让