数字超大规模集成电路设计 (45).pdf
( 4.5 )《数字超大规模集成电路设计 (45).pdf》由会员分享，可在线阅读，更多相关《数字超大规模集成电路设计 (45).pdf（3页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。
宇总结延时估算的基本模型：RC网络和Elmore延时公式等效电阻法和等效电流法注意电容的密勒效应逻辑门延时：tp随VDD增大减小，但是当VDD非常大时并不敏感tpCLVDD/（VDD-VT-VDSAT/2）（速度饱和）自动化设计工具使用的精确延时模型建立延时与输入信号斜率和负载电容之间的非线性映射关系，利用查表和插值的方法进行估算。总结（续）逻辑门延时(续）：对于复杂逻辑门要考虑内部节点电容的影响与扇入有关（平方关系）、与输入图形有关逻辑努力反映了逻辑门相同驱动能力下对前级负载的大小，和晶体管尺寸无关，与逻辑门的类型有关。D=h+pp与尺寸无关，速度优化的条件是h=4，N=log4H逻辑门的延时优化多管堆叠时逐级增大晶体管尺寸关键信号优化减小扇入总结（续）逻辑结构的速度优化关键是优化关键路径（路径延时与输入图形和输入信号翻转方向有关）电路级优化：插入缓冲级和h优化（尺寸优化）逻辑门优化逻辑级优化：逻辑重构、输入重排、减小扇入、调整关键路径逻辑结构优化：参见数据通路部分
- 配套讲稿：
如PPT文件的首页显示word图标，表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制：
部分文档作品中含有的国旗、国徽等图片，仅作为作品整体效果示例展示，禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词：
- 数字超大规模集成电路设计 45 数字 超大规模 集成电路设计 45
淘文阁 - 分享文档赚钱的网站所有资源均是用户自行上传分享，仅供网友学习交流，未经上传用户书面授权，请勿作他用。
关于本文
限制150内