数字超大规模集成电路设计 (55).pdf

《数字超大规模集成电路设计 (55).pdf》由会员分享，可在线阅读，更多相关《数字超大规模集成电路设计 (55).pdf（7页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、VDD-VT联合优化17延时随过驱动电压（VDDVT）增大而减小动态功耗随VDD增大而增大静态功耗随VT增大而减小静态能耗与电路延时成正比VDD和VT的对延时与能耗的影响LDDpDDTEC VtVV0101DDTTVVSoffdsWIIeL=0101DDDDTTLDDpVVVSdsC VtIe=超阈值亚阈值20-1LDDPC Vf=leakoffDD pEI V t=18能耗与延时 vs VDD-VT（等值线法）190.18um工艺环振的能耗和频率等值线活动因子=1活动因子=0.1最低能耗2totalDDleakECVfE=+工艺设计20工艺工艺VDDVT面向应用面向应用标准工艺标准标准通常应

2、用高速工艺(HS)标准低高速应用低压工艺（LV)低低以动态功耗为主（高开关活动性）的低功耗应用低漏电工艺(LL)标准高以静态功耗为主的低功耗应用电源电压和阈值电压优化 对于给定的延时，最优电源电压和阈值电压是在延时等值线和能耗等值线的切点上21小结 低功耗设计中的折中问题 P-VDD-D:降低电源电压会降低功耗，但增加电路延时 存在使EDP最优的VDD Edyn-VDD-Eleak:能耗优化中，加大延时来降低动态能耗的同时会增加静态能耗 损益平衡点（最优工作点）与活动因子有关 最低能耗一般出现在亚阈值区，近阈值逻辑具有最佳的能量效率22小结（续）D-VT-Pleak:阈值电压升高可以降低静态功耗，但增大延时 尺寸优化的基础上降低电源电压可以把延时盈余转化成功耗收益。对于给定工艺，存在最优的VDDvs.VT配置。升高阈值电压的同时升高VDD，可以在减小静态功耗的同时维持延时水平，代价是增加动态能耗。23