EDA电子钟设计报告onx.docx

《EDA电子钟设计报告onx.docx》由会员分享，可在线阅读，更多相关《EDA电子钟设计报告onx.docx（22页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、基于EDDA技术术的电子子时钟系系统设计计Elecctroonicc cllockk syysteem ddesiign bassed on EDAA teechnnoloogy（刘石磊磊0700117701224）摘要: 介绍EDDA 技技术的特特点以及及设计流流程,强调EDDA 仿仿真技术术在现代代电子系系统的重重要地位位及作用用。以MAXX+PLLUS II为为平台,采用自自顶向下下分层次次、模块化化的设计计方法，设计了了一个可可以设置置初始时时间和清清零的电电子时钟钟控制电电路，从中可可体现出出数字系系统的硬硬件设计计向软件件化方向向发展的的新思路路。关键词: EDDA 技技术; 设计

2、; AHDDL语言言Absttracct: Thiis aartiiclee inntrooducces thee chharaacteerissticcs oof tthe EDAA teechnniquue , itts ddesiign floow, andd emmphaasizzes thee immporrtannt sstattus andd acctioons of EDAA siimullatiion tecchnoologgy iin tthe moddernn Ellecttronnic Sysstemm. IIn tthiss arrticcle ,I adoopt t

3、hee toop -dowwn hhierrarcchiccal, moodullar dessignn meethoods to devveloop aa seet tthe timme aand resset thee tiime by takkingg MAAX+PPLUSS III deevellopmmentt syysteem, thrrouggh wwhicch eemboodiees aa neew tthouughtt off deevellopmmentt frrom diggitaal ssysttem S hharddwarre ddesiign to sofftwaa

4、re dessignn.Key worrds: EDDA ttechhniqque; deesiggn; AHDDL llangguagge引言随着电子子设计自自动化(EDAA)的发发展，电子系系统的设设计技术术和设计计工具发发生了深深刻的变变化。利用硬硬件描述述语言对对数字系系统的硬硬件电路路进行描描述是EEDA 的关键键技术之之一。AHDLL语言是是目前主主流的硬硬件描述述语言之之一, 它具有有很强的的电路描描述和建建模能力力，且有与与具体硬硬件电路路无关和和与设计计平台无无关的特特性，在语言言易读性性和层次次化结构构设计方方面表现现出强大大的生命命力和应应用潜力力。1 EDDA 技技术E

5、DA(电子线线路设计计座自动动化)是以计计算机为为工作平平台、以硬件件描述语语言(AHDLL)为设设计语言言、以可编编程器件件(CPPLD/FPGGA)为为实验载载体、以ASIIC/SSOC 芯片为为目标器器件、进行必必要的元元件建模模和系统统仿真的的电子产产品自动动化设计计过程。EDAA源于计计算机辅辅助设计计，计算机机辅助制制造、计算机机辅助测测试和计计算机辅辅助工程程。利用EDDA 工工具,电子设设计师从从概念、算法、协议开开始设计计电子系系统，从电路路设计，性能分分析直到到PCBB 版图图生成的的全过程程均可在在计算机机上自动动完成。EDAA 代表表了当今今电子设设计技术术的最新新发展

6、方方向，其基本本特征是是设计人人员以计计算机为为工具，按照自自顶向下下的设计计方法，对整个个系统进进行方案案设计和和功能划划分, 由硬件件描述语语言完成成系统行行为级设设计，利用先先进的开开发工具具自动完完成逻辑辑编译、化简、分割、综合、优化、布局布布线、仿真及及特定目目标芯片片的适配配编译和和编程下下载，这被称称为数字字逻辑电电路的高高层次设设计方法法。2 EDDA 技技术的主主要特征征作为现代代电子系系统设计计的主导导技术，EDAA 具有有几个明明显特征征:1. 用软件设设计的方方法来设设计硬件件硬件系统统的转换换是由有有关的开开发软件件自动完完成的, 设计计输入可可以是原原理图或或AHD

7、LL 语言言,通过软软件设计计方式的的测试,实现对对特定功功能硬件件电路的的设计，而硬件件设计的的修改工工作也如如同修改改软件程程序一样样快捷方方便, 设计计的整个个过程几几乎不涉涉及任何何硬件,可操作作性、产品互互换性强强。2.基于于芯片的的设计方方法EDA 设计方方法又称称为基于于芯片的的设计方方法，集成化化程度更更高，可实现现片上系系统集成成,进行更更加复杂杂的电路路芯片化化设计和和专用集集成电路路设计,使产品品体积小小、功耗低低、可靠性性高；可在系系统编程程或现场场编程,使器件件编程、重构、修改简简单便利利，可实现现在线升升级;可进行行各种仿仿真，开发周周期短，设计成成本低，设计灵灵活

8、性高高。3.自动动化程度度高EDA 技术根根据设计计输入文文件, 将电子子产品从从电路功功能仿真真、性能分分析、优化设设计到结结果测试试的全过过程在计计算机上上自动处处理完成成，自动生生成目标标系统，使设计计人员不不必学习习许多深深入的专专业知识识，也可免免除许多多推导运运算即可可获得优优化的设设计成果果，设计自自动化程程度高,减轻了了设计人人员的工工作量，开发效效率高。4.自动动进行产产品直面面设计EDA 技术根根据设计计输入文文件(HHDL 或电路路原理图图)，自动地地进行逻逻辑编译译、化简、综合、仿真、优化、布局、布线、适配以以及下载载编程以以生成目目标系统统,即将电电子产品品从电路路功

9、能仿仿真、性能分分析、优化设设计到结结果测试试的全过过程在计计算机上上自动处处理完成成。3 EDDA 技技术的设设计流程程EDA 技术是是将传统统的“电路设设计硬件搭搭试调试试焊接”模式变变为“功能设设计软件件模拟编编程下载载”方式，设计人人员只需需一台微微机和相相应的开开发工具具即可研研制出各各种功能能电路。EDAA 技术将电电子产品品设计从从软件编编译、逻辑化化简、逻辑综综合、仿真优优化、布局布布线、逻辑适适配、逻辑影影射、编程下下载、生成目目标系统统的全过过程在计计算机及及其开发发平台上上自动处处理完成成。具体流程程如下所所示:设计目标标输入逻辑编编译综合器件适适配功能仿仿真编程下下载目

10、标系系统4 电子子系统设设计与仿仿真下面以AAlteer 公公司的可可编程器器件的开开发工具具MAXX+PLLUS II为为平台,采用层层次化设设计方法法,设计计一个带带设置初初始时间间和清零的时时钟控制制电路,走时显显示原理理图见图图1，校校时清零零原理图图见图22。实验板上晶振发出的信号1MHz105分频10分频秒个位计数器秒十位计数器分个位计数器分十位计数器时个位计数器进位时钟进位进位进位进位五进制计数器3线8线译码时钟进位地址时钟进位秒个位译码显示秒十位译码显示分十位译码显示分个位译码显示时个位译码显示循环选通图1.走走时显示示原理图图实验板上晶振发出的信号1MHz106分频秒个位计数

11、器秒十位计数器分个位计数器分十位计数器时个位计数器进位时钟进位进位进位进位分校时电路选通时校时电路选通清零电路同步电路清零电路各位计数器时钟时钟时钟清零时钟图2.校校时清零零原理图图4.1各各功能模模块的设设计（1）分分频电路路的设计计741662是模模十的计计数器，可可对信号号进行十十分频，信信号从7741662的时时钟端输输入，从从741162的的进位端端输出的的信号就就是输入入信号的的经十分分频后的的信号，因因此N个个741162按按上述方方式级联联即实现现了对输输入信号号的100N的分频频。由此此制成一一千分频频和一百百分频电电路。因此1MMHz的的信号经经过100000000分分频得

12、到到1Hzz的信号号，1MMHz的的信号经经过10000000分频频得到11Hz的的信号，11MHzz的信号号经过110000分频得得到1000Hzz的信号号，因此此分频电电路图33所示。图3 分频电电路原理理图分频电路路完成电电路对高高频信号号的分频频，应作作为一个个功能化化模块进进行封装装，它实实现了将将1MHHz的信信号，转转换为11Hz和和100Hzz的信号号的功能能，封装装图如图图4所示示。图4 分分频电路路封装图图（2）秒秒位计时时电路的的设计实验板上上的晶振振发出11MHzz的信号号，此信信号经1100000000分频得得到1HHz的信信号，这这个信号号可以触触发秒的的个位计计数

13、，秒秒的个位位可用一一个7441622计数器器来计时时。秒个个位计数数器的进进位输出出信号可可以触发发秒十位位计数，秒秒的十位位应该是是一个六六进制计计数器，用用AHDDL语言言直接编编写制成成模六的的计数器器。其程程序如下下：SUBDDESIIGN ll_6jiishuuqi(loadd,d3.0,entt,ennp,cclrnn,cllk: IINPUUT ;q33.00,cco: OOUTPPUT;)VARIIABLLEcou3.0:dfff;BEGIINcou.cclk=clkk;IF cclrnn=00 THHENcouu=0;ELSIIF lloadd=00 THHENcouu=d

14、;ELSIIF eent&enpp THHENif couu=5 theen ccou=00;elseecou=ccou+11;end if;ELSEEcouu=couu;END IF;q=couu;co=qq3&qq0&eent;END;封装后如如图5所所示。图5 六六进制计计数器原原理图（3） 分位计计时电路路的设计计分个位的的计数器器由7441622组成，它它由秒十十位的进进位信号号触发计计数，而而分十位位也是由由六进制制计数器器构成的的，原理理同上述述秒十位位计数器器，它由由秒个位位计数器器的进位位信号触触发计数数，秒十十位计数数器本身身的进位位信号触触发时个个位计数数器计数数，原理理

15、图和级级联方式式与上述述秒位计计时电路路类似，这这里不再再赘述。（4）时时位计时时电路的的设计时个位的的计数器器由7441622组成，它它由分十十位的进进位信号号触发计计数，原原理图和和级联方方式与上上述秒位位计时电电路类似似，这里里不再赘赘述。（5）计计时电路路的整体体设计计时电路路由秒计计时，分分计时和和实际是是电路按按上述方方法级联联起来，实实现电子子钟的走走时计数数功能，计计数器所所计的数数值经过过译码显显示电路路，驱动动LEDD数码管管显示正正常的数数字，它它的输入入信号为为1Hzz的信号号，输出出为各位位上数值值的BCCD码。清清零电路路也集成成在这里里，电路路图如图图6所示示。（

16、6）LLED动动态扫描描显示电电路设计计显示驱驱动电路路设计图7 显显示译码码电路原原理图6 计计时电路路原理图图及其封封装图如上图所所示，可可将BCCD码转转换为数数字显示示码，有有四个输输入引脚脚，此七七个输出出引脚分分别对应应到七段段译码器器的a，bb，c，dd，e，ff，g这这七段LLED，实实验班用用的LEED是共共阴极的的，因此此七段译译码器的的真值表表如下图图所示，使使用AHHDL语语言进行行设计，用用真值表表语句设设计七段段显示译译码驱动动电路，编编译，查查错，链链接，用用波形仿仿真，分分别输入入099的BCCD码，观观察对应应的输出出是否驱驱动相应应的码段段发光，逐逐个分析析

17、没位数数字是否否正确，若若全部正正确，则则创建七七段显示示译码驱驱动电路路的符号号文件：产生lluluu_7sseg_enccodee文件，以以便在设设计总体体电路时时，直接接插入七七段译码码电路。将将上述每每一位计计数器输输出的四四位BCCD码接接到七段段译码器器的输入入端，七七段译码码器的输输出即可可驱动七七段数码码显示管管正常工工作。七段译码码程序如如下所示示：SUBDDESIIGN lullu_77segg_enncodde(D3.0: INNPUTT;S66.00: OUTTPUTT;)BEGIINTABLLED3.0=SS0,SS1,SS2,SS3,SS4,SS5,SS6;H0=1

18、1,1,1,11,1,1,00;H1=00,1,1,00,0,0,00;H2=11,1,0,11,1,0,11;H3=11,1,1,11,0,0,11;H4=00,1,1,00,0,1,11;H5=11,0,1,11,0,1,11;H6=11,0,1,11,1,1,11;H7=11,1,1,00,0,0,00;H8=11,1,1,11,1,1,11;H9=11,1,1,11,0,1,11;END TABBLE;END;封装后如如图8所所示。图8 显显示译码码电路封封装图动态循循环选通通电路设设计模五的计计数器由由高频时时钟信号号驱动计计数，高高速循环环输出“00”“11”“22”“33”“44

19、”这五五个地址址信号，这这计数器器的输出出信号作作为自行行设计的的三线八八线译码码器的地地址信号号输入，每每一个地地址信号号选通一一个输出出端口，使使它输出出一个高高电平的的脉冲，用用这个高高电平脉脉冲和与与门，可可同时选选通相应应位的LLED和和同一位位的七段段译码器器的输出出信号，在在同一时时刻，其其他位的的LEDD以及七七段译码码器的输输出是处处于屏蔽蔽状态的的，所以以在某一一时刻，其其实只有有一个LLED数数码管在在发光，由由于由于于LEDD闪烁的的频率远远高人眼眼能分辨辨的频率率，所以以人眼看看上去是是所有位位的LEED同时时在显示示。模五计数数器可用用AHDDL语言言编写得得到，由

20、于与与模六相相同，这这里不再再赘述。模五的计数器的时钟端接1MHz的信号，充分提高各位LED数码管显示的闪烁频率，实验证明也可以提高每位LED灯的亮度，使能端ENT可在芯片扩展时使用，方便在以后编别的程序时使用。将模5计数器的各位预置初值输入端都接地，置数端以后可以作为本芯片清零的输入端，在本芯这样连接，若用一个输入端接到清零端了，会出错。三线八线线译码器器，将AA2A1AA0看做做一个三三位二进进制数，它它可表示示某一位位十进制制数，这这一位端端口就输输出高电电平。通通过下面面原理图图的非门门以及四四输入与与门即可可实现上上述功能能，完成成了二进进制地址址译码选选通的功功能。图9 三三线八线

21、线译码器器原理图图利用上述述三线八八线译码码器的“YY0”到到“Y44”输出出端，和和与门、或或门可实实现在某某一时刻刻只有一一个数码码LEDD在发光光，而其其他四个个LEDD都处于于关断状状态，模模五计数数器高速速循环输输出“00”“11”“22”“33”“44”，因因此“YY0”到到“Y44”高速速循环输输出高电电平脉冲冲，在三三线八线线译码器器一位输输出高电电平脉冲冲时，其其余四个个都是低低电平输输出，这这就实现现了五个个数码管管动态循循环扫描描输出的的功能。将上述两两个电路路级联，就就得到了了动态扫扫描电路路，动态态扫描电电路高速速循环导导通每位位数码LLED，同同时选通通驱动该该为L

22、EED显示示数码的的七段译译码器的的输出信信号，动动态扫描描电路原原理图如如图100所示。图10 动态态扫描原原理图及及其封装装图（7）七七段译码码器输出出选通电电路设计计用上述动动态扫描描电路的的五个输输出信号号作为选选通信号号，这五五个输出出信号分分别选通通五个七七段译码码器的输输出信号号，即用用一个动动态扫描描电路的的输出端端与对应应七段译译码器的的七个输输出分别别相与，五五个七段段译码器器相同位位输出在在经过一一个五输输入或门门相或，这这就保证证了在某某一时刻刻只有一一个七段段译码器器输出是是被选通通的，而而在这一一时刻这这个七段段译码器器所驱动动的LEED数码码管通过过动态扫扫描电路

23、路原理也也被选通通，封装装图如图图11所所示。图11 动态扫扫描电路路封装图图（8）校校时电路路设计通过一个个开关的的两种电电平，来来打开个个关闭一一个二输输入与非非门，另另一个输输入端接接1Hzz的信号号。因此此这个开开关实现现了1HHz信号号是否加加入电路路的作用用，开关关打在高高电平上上，1HHz信号号通过与与非门，开开关打在在低电平平上，与与非门输输出为高高电平。把把与非门门的输出出信号，和和时钟正正常走时时所需要要的时钟钟信号，一一起通过过与门，加加给分个个位时钟钟信号的的输入端端即可，这这样分校校时开关关打在高高电平上上，分个个位以11Hz的的频率跳跳动起来来，分校校时开关关打在低

24、低电平上上时，正正常走时时。同理理小时校校准与此此相同。（9）清清零电路路设计清零电路路设计的的关键就就是要解解决好同同步问题题，在发发出清零零信号时时，所有有计数器器的时钟钟信号是是一致的的，而且且处于有有效的边边沿。为为此可以以设计当当清零信信号有效效时，很很高频率率的信号号同时加加入个计计数器的的时钟端端，而当当清零信信号无效效时，各各计数器器上时钟钟端加的的是正常常走时所所需要的的时钟信信号。也也可以用用与门，或或门和非非门实现现上述的的功能。当当清零信信号为低低时，清清零信号号经过一一个非门门变为高高电平信信号，将将与门打打开，高高频信号号通过与与门，在在与秒各各位计数数器的时时钟端

25、上上的信号号相或，与与其他各各位计数数器时钟钟输入端端上的信信号相与与。这样样，当清清零信号号有效时时，每一一位计数数器上的的时钟输输入端实实现了同同步的功功能，实实现了同同步清零零的功能能。当清清零信号号无效时时，时钟钟正常走走时。（10）附附加功能能原理本电路出出了可以以实现正正常的时时钟功能能，还具具有整点点报时彩彩灯显示示以及秒秒表的功功能，秒秒表的原原理主要要就是把把输入的的频率变变为1000Hzz就可以以实现其其功能，由由于前面面叙述的的已经很很详细，这这里就不不在赘述述。至于于整点报报时和彩彩灯显示示的AHHDL语语言如下下所示：SUBDDESIIGN aleert(clk,da

26、iin33.0 :IINPUUT;speaak,llampp2.0 :OOUTPPUT;)VARIIABLLEs: DDFF; %触发发器变量量声明%ss: MACCHINNE OOF BBITSS (llampp2.0)WITHH STTATEES( %laamp 状态设设定有四四个状态态%s0=BB0000,s1=BB0001,s2=BB0110,s3=BB1000);BEGIINss.cclk=clkk; %状态机机的时钟钟设定%IF(ddainn=0) THHENs.cllk=cclk;s.d=!s.q; %当整点点时扬声声器出现现频率为为2hzz 的嘀嘀嘀声%speaak=ss.q;

27、CASEE sss ISSWHENN s00 =ss=ss1;WHENN s11 =ss=ss2; %当整点点时LEED 灯灯以四个个状态轮轮流闪烁烁%WHENN s22 =ss=ss3;WHENN s33 =ss=ss1;WHENN OTTHERRS =ss=ss0;END CASSE;ELSEEss=ss0; %非整整点时停停止报时时%speaak=GGND;END IF;END;4.2 各功功能化模模块的级级联（1）理理论分析析将上述个个部分用用导线连连接，即即完成了了各个功功能模块块的连接接实现了了电路的的整体功功能，由由此以下下电路即即实现正正常走时时，全部部清零，秒秒分时位位的校时

28、时功能。电电路有一一个时钟钟输入端端，接实实验板的的晶振振振荡电路路输出的的频率信信号，一一个开关关用于全全部清零零，其他他三个开开关分别别用于秒秒分时位位的校时时功能，五五个输出出用于控控制五个个LEDD数码管管的通与与断，七七个输出出用于显显示当前前导通LLED上上的数码码，电路路总体连连接见附附图2。（2）实实验过程程（一）根根据上述述原理用用AHDDL语言言设计并并软件仿仿真七段段译码显显示驱动动，保存存，检查查，排错错创建电电路包含含文件。（二二）根据据原理图图用软件件设计每每一位的的计时电电路，分分频电路路，动态态扫面显显示电路路，每一一位的校校时电路路和清零零电路，并并用软件件进

29、行波波形仿真真。（三三）用导导线将上上述功能能电路连连接。（四四）软件件编辑：（1）保保存文件件:保存存为keecheengsshejji.ggdf。（22）指定定项目与与文件同同名lssl_ddiannzizzhonng.ggdf。（33）指定定设计器器件：MMAX770000S系列列的EPPM71128SSLC884-66。（44）引入入相关的的芯片、输输入输出出脚并命命名，连连线，具具体如图图15。（55）保存存并检查查除错。（77）保存存并编译译：产生生要烧写写的文件件lsll_diianzzizhhongg.poof。（88）创建建电路符符号文件件：产生生lsll_diianzziz

30、hhongg.syys。（99）创建建电路包包含文件件lsll_diianzzizhhongg.innc。（五五）用软软件Poof2JJed将将lsll_diianzzizhhongg.poof转换换为lssl_ddiannzizzhonng.jjed；（六）用用ISPP将lssl_ddiannzizzhonng.jjed烧烧录到实实验板芯芯片上。（七七）通电电检查实实验结果果。（3）实实验现象象当清零开开关打在在高电平平，而且且秒分时时为校时时开关均均打在低低电平上上时，电电路正常常走时；当清零零开关打打在低电电平上时时，五个个LEDD数码显显示管时时钟显示示为零；而当清清零开关关打在高高电

31、平上上时，其其他位校校时开关关拨道高高电平，这这一位数数码显示示管上的的数字就就比正常常走时快快速跳动动，直到到跳到需需要的时时间，将将校时开开关拨至至低电平平，这就就实现了了校时功功能。5 结束束语电子系统统的设计计输入可可以用原原理图、波形、AHDLL 语言言等方式式输入，下载配配置前的的整个过过程几乎乎不涉及及到整个个硬件，而硬件件设计的的修改也也如同修修改软件件程序样样快捷方方便，即通过过软件方方式的设设计与测测试，达到对对特定功功能的硬硬件电路路的设计计实现，这种现现代电子子系统设设计技术术采用自自顶向下下分层次次、模块化化设计方方法，先化整整为零，再优化化综合,灵活通通用.已成为为

32、研制、开发数数字系统统最理想想的选扦扦，是现代代电子电电路设计计方法的的一个趋趋势，体现了了硬件设设计向软软件化方方向发展展的新思思路。创新点点:本文通通过对EEDA 的特点点流程设设计以及及其重要要性的介介绍，指出这这种现代代电子系系统设计计技术采采用自顶顶向下分分层次、模块化化设计方方法，先化整整为零,再优化化综合，灵活通通用.已成为为研制、开发数数字系统统最理想想的选扦扦，是现代代电子电电路设计计方法的的一个趋趋势，体现了了硬件设设计向软软件化方方向发展展的新思思路。并自行行设计了了一个带带整点报报时和星星期计数数器的电电子时钟钟控制电电路。用来说说明硬件件设计向向软件化化方向发发展的新

33、新思路。参考文献献1 牛国柱柱.EDDA课程程设计指指导.南南京：南南理工翻翻印，220099.2 寇戈，蒋蒋立平.模拟电电路与数数字电路路.北京京：电子子工业出出版社,20005. 3潘潘松, 黄继业业编著. E D AA 技术术实用教教程 M .科科学出版版社,220022.4曾曾繁泰,李冰,李晓林林.EDDA 工工程概论论M.北京京,清华大大学出版版社,20002.5曹曹瑞,基于E DA 技术进进行数字字电路设设计的研研究JJ微计计算机信信息20007,77-2:2733-27756符符兴昌,E DDA 技技术在数数字系统统设计分分析中的的应用J微微计算机机信息20006,5-22:2668-2269附图122 总电电路原理理图