3D封装的发展动态与前景.docx

《3D封装的发展动态与前景.docx》由会员分享，可在线阅读，更多相关《3D封装的发展动态与前景.docx（10页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、3D封装装的发展展动态与与前景1 为何何要开发发3D封封装 迄迄今为止止，在IIC芯片片领域，SoCC（系统统级芯片片）是最最高级的的芯片；在ICC封装领领域，SSiP（系统级级封装）是最高高级的封封装。 SiPP涵盖SSoC，SoCC简化SSiP。SiPP有多种种定义和和解释，其中一一说是多多芯片堆堆叠的33D封装装内系统统集成（Sysstemm-inn-3DD Paackaage），在芯芯片的正正方向上上堆叠两两片以上上互连的的裸芯片片的封装装，SIIP是强强调封装装内包含含了某种种系统的的功能。3D封封装仅强强调在芯芯片正方方向上的的多芯片片堆叠，如今33D封装装已从芯芯片堆叠叠发展占占

2、封装堆堆叠，扩扩大了33D封装装的内涵涵。（11）手机机是加速速开发33D封装装的主动动力，手手机已从从低端（通话和和收发短短消息）向高端端（可拍拍照、电电视、广广播、MMP3、彩屏、和弦振振声、蓝蓝牙和游游戏等）发展，并要求求手机体体积小，重量轻轻且功能能多。为为此，高高端手机机用芯片片必须具具有强大大的内存存容量。20005年要要求2556Mbb代码存存储，11Gb数数据存储储；20006年年要求11Gb代代码存储储，2GGb数据据存储，于是诞诞生了芯芯片堆叠叠的封装装（SDDP），如多芯芯片封装装（MCCP）和和堆叠芯芯片尺寸寸封装（SCSSP）等等；11（22）在22D封装装中需要要大

3、量长长程互连连，导致致电路RRC延迟迟的增加加。为了了提高信信号传输输速度，必须降降低RCC延迟。可用33D封装装的短程程垂直互互连来替替代2DD封装的的长程互互连；（3）铜铜互连、低k介介质层和和CMPP已成为为当今CCMOSS技术中中的一项项标准工工艺。随随着芯片片特征尺尺寸步入入纳米尺尺度，对对低k介介质层要要求越来来越高，希望采采用纯低低k（kk2.8）介介质层。然而事事与愿违违，ITTRS曾曾三次（三个节节点）延延期向低低k介质质层的切切换。220033年底在在Semmateech联联盟主办办的一次次研讨会会上，与与会者认认为，为为改良IIC互连连面进行行的低kk材料研研究有可可能接

4、近近某种实实际极限限，未来来应更多多注重改改进设计计及制造造低k介介质层的的能力，这表明明实施SSoC的的难度。这就是是开发33D封装装的三条条理由。从此，3D封封装如雨雨后春笋笋般地蓬蓬勃发展展。2 芯片片堆叠手手机已成成为高密密度存储储器最强强、最快快的增长长动力，它正在在取代PPC成为为高密度度存储器器的技术术驱动，在20008年年手机用用存储器器可能超超过PCC用存储储器。用用于高端端手机的的高密度度存储器器要求体体积小、容量大大，势必必采取芯芯片堆叠叠。芯片片堆叠的的封装主主要两种种，一是是MCPP，二是是SCSSP。MMCP涵涵盖SCCSP，SCSSP是MMCP的的延伸，SCSSP

5、的芯芯片尺寸寸比MCCP有更更严格的的规定。通常MMCP是是多个存存储器芯芯片的堆堆叠，而而SCSSP是多多个存储储器和逻逻辑器件件芯片的的堆叠。2.11 芯片片堆叠的的优缺点点20044年3月月Semmateech预预言，33D芯片片堆叠技技术将会会填补现现行的CCMOSS技术与与新奇技技术（如如碳纳米米管技术术）之间间的空白白。芯片片堆叠于于19998年开开始批量量生产，绝大多多数为双双芯片堆堆叠，如如图1所所示。2到到20004年底底ST微微电子已已推出堆堆叠9个个芯片的的MCPP，MCCP最具具经济效效益的是是455个芯片片的堆叠叠。芯片片堆叠的的优缺点点、前景景和关系系如表11所示，

6、表1给给出了芯芯片堆叠叠与封装装堆叠的的比较。3由于芯芯片堆叠叠在X和和Y的22D方向向上仍保保持其原原来的尺尺寸，并并在Z方方向上其其高度控控制在11mm左左右，所所以很受受手机厂厂商的青青睐。芯芯片堆叠叠的主要要缺点是是堆叠中中的某个个芯片失失效，整整个芯片片堆叠就就报废。2.2 芯片堆堆叠的关关键技术术芯片堆堆叠的关关键技术术之一是是圆片的的减薄技技术，目目前一般般综合采采用研磨磨、深反反应离子子刻蚀法法（DRRIE）和化学学机械抛抛光法（CMPP）等工工艺，通通常减薄薄到小于于50m，当当今可减减薄至110115mm，为确确保电路路的性能能和芯片片的可靠靠性，业业内人士士认为晶晶圆减薄

7、薄的极限限为200M左左右，表表2给出出对圆片片减薄的的要求，即对圆圆片翘曲曲和不平平整度（即粗糙糙度）提提出的具具体控制制指标。2.3 芯片堆堆叠的最最新动态态至20005年年2月底底，芯片片堆叠的的最高水水平是富富士通和和英特尔尔，富士士通内存存芯片堆堆叠8个个芯片，芯片厚厚度255m，芯片尺尺寸为88mm12mmm，芯芯片堆叠叠封装高高度小于于2.00mm。英特尔尔内存芯芯片堆叠叠6个芯芯片，芯芯片厚度度5075m，芯芯片尺寸寸8mmm10mmm/8mmm11mmm，芯芯片堆叠叠封装高高度小于于1.00mm。20005年44月STT微电子子也推出出堆叠88个芯片片的MCCP，芯芯片厚度度

8、40m，芯芯片间中介层层厚度度40m，芯芯片堆叠叠封装高高度为11.6mmm，采采用这种种8个芯芯片堆叠叠的存储储器，使使过去11Gb存存储器占占用的电电路板现现在能容容纳1GGB的存存储器。4ST微微电子还还推出超超薄窄节节距双芯芯片堆叠叠的UFFBGAA，封装装高度仅仅0.88mm，采用BBGA工工艺处理理只有正正常圆片片厚度的的1/44，金丝丝球焊高高度也降降至400m。该公司司通常的的MCPP是堆叠叠244个不同同的类型型的存储储器芯片片，如SSRAMM，闪存存或DRRAM。ST微微电子于于20004年推推出4片片堆叠的的LFBBGA，其高度度为1.6mmm，20005年年将降至至1.

9、22mm，20006年再再降至11.0mmm。5MMCP内内存在日日本、韩韩国的手手机、数数码相机机和便携携式游戏戏机中被被广泛采采用。如如三星电电子向索索尼便携携式Pllay Staatioon游戏戏机提供供容量664Mbb的双片片堆叠 MCPP，它含含2566Mb NANND闪存存和2556Mbb DDDR DDRAMM，还向向索尼数数码相机机提供内内存MCCP，它它含移动动DRAAMNNOR闪闪存，移移动DRRAMonee NAAND闪闪存，国国外已推推出用于于3G手机机的8个个芯片堆堆叠的MMCP，其尺寸寸为v11mmm14mmm1.44mm，容量为为3.22Gb，它含22片1GGb

10、NNANDD闪存，2片2256MMb NNOR闪闪存、22片2556Mbb移动DDRAMM、1片片1288Mb Ut RAMM和1片片64MMb UUt RRAM。参与芯芯片堆叠叠技术的的公司还还有Maatriix、TTezzzaroon和IIrViine Sennsorrs等公公司。至至20004年底底Mattrixx已交付付1000万块33D封装装的一次次性可编编程非易易失性存存储器，采用00.155m工工艺和TTSOPP或Muultii Meediaa Caard封封装，密密度达664MBB。Teezzaaronn采用00.188m工工艺推出出双片堆堆叠的33D封装装。2.4 芯芯片堆叠

11、叠的互连连2从图11可知，芯片间间的互连连是采用用金丝球球焊的方方式来完完成的，这要求求金丝球球形成高高度必须须小于775mm当多个个芯片堆堆叠时，对金丝丝球焊的的要求更更高，即即要求金金丝球焊焊的高度度更低。IMEEC、FFrauunhoofe-Berrlinn和富士士通等公公司联合合推出聚合物物中芯片片工艺艺，它不不采用金金丝球焊焊，而采采用硅垂垂直互连连的直接接芯片/圆片堆堆叠，将将芯片减减薄后嵌嵌入到薄薄膜或聚聚合物基基中，见见图2。它的关关键技术术是：通孔，采用DDRIEE（深反反应离子子刻蚀）制备硅硅孔，如如采用SSF6快快速刻蚀蚀硅，在在多工艺艺部的各各向异性性刻蚀过过程中可可使

12、用CC4F8钝钝化通孔孔侧壁；通孔填填注，在在3000下用TTEOSS CVVD淀积积SiOO2绝缘缘层，然然后淀积积TiNN/Cuu或TaaN/CCu；圆片与与圆片或或芯片与与圆片之之间精确确对准，目前最最好的对对准精度度为112m，它它限制了了该技术术的广泛泛应用；圆片与与圆片键键合，可可采用硅硅熔法、聚合物物键合法法、直接接CuCu法法或CuuSnn共晶键键合法等等。圆片片与圆片片堆叠技技术适用用于多芯芯片数的的圆片；芯片与与圆片堆堆叠技术术适用于于少芯片片数的圆圆片，它它要求先先选出KKGD，然后将将KGDD粘合到到基板圆圆片上。3 封封装堆叠叠3尽管芯芯片堆叠叠封装在在超薄的的空间内

13、内集成了了更多的的功能，甚至某某个系统统功能，但是在在一些IIC内由由于良品品率的影影响和缺缺乏KGGD，使使封装IIC必须须进行33D配制制下的预预测试。为此，业界推推出了在在单一解解决方案案内堆叠叠预测试试的封装装，即封封装堆叠叠，它可可作为无无线应用用（如手手机、PPDA等等）的一一个备选选方案。封装堆堆叠的优优缺点及及前景如如表1所所示。封封装堆叠叠又称封封装内的的封装堆堆叠，它它有两种种形式（见图33）。一一是PiiP（PPackkagee-inn-Paackaage Staackiing），PiiP是一一种在BBAP（Bassic Asssembbly Pacckagge，基基础装

14、配配封装）上部堆堆叠经过过完全测测试的内内部堆叠叠模块（ISMM，Innsidde SStacckedd Moodulle），以形成成单CSSP解决决方案的的3D封封装。二二是PooP（PPockkagee-onn-Paackaage Staackiing），他是是一种板板安装过过程中的的3D封封装，在在其内部部，经过过完整测测试的封封装如单单芯片FFBGAA（窄节节距网格格焊球阵阵列）或或堆叠芯芯片FBBGA被被堆叠到到另外一一片单芯芯片FBBGA（典型的的存储器器芯片）或堆叠叠芯片FFBGAA（典型型的基带带或模拟拟芯片）的上部部，这样样封装堆堆叠能堆堆叠来自自不同供供应商的的混合集集成电

15、路路技术的的芯片，允许在在堆叠之之前进行行预烧和和检测。目前美美国Ammkorr、新加加坡STTATSS Chhip PACC等ICC封装和和测试厂厂商都能能量产封封装堆叠叠。如今今CSPP的封装装堆叠已已研发出出多种不不同形式式，如图图4所示示。当前前PCBB板和封封装转接接板的布布线限制制规定为为0.55mm或或0.44mm，它是CCSP封封装的最最小实用用间距，所以CCSP封封装的焊焊球间距距目前流流行的是是0.665mmm和0.55mm。在封装装堆叠中中需采用用回流焊焊工艺，一般底底部封装装模盖的的厚度必必须小于于顶部堆堆叠封装装焊接球球支架的的高度，为了获获得尽可可能大的的支架高高度

16、，选选择CSSP焊球球间距的的65为实际际焊球的的直径，见表33。在回回流焊中中，当焊焊剂掩模模开口尺尺寸是CCSP焊焊球间距距的1/2时，支架高高度经封封装堆叠叠后的高高度如表表3最后后一排所所示。最最近Ammkorr公司推推出两种种新型CCSP封封装堆叠叠，见图图5，一一是与传传统塑封封BGAA相似，采用1100m厚的的芯片和和超低环环氧线焊焊。0.5mmm间距CCSP使使用标准准的0.3mmm焊球直直径，假假定模盖盖厚度为为0.227mmm和4个个芯片堆堆叠，则则在PCCB板上上安装后后的总封封装高度度为0.8mmm，在它它的上面面还可堆堆叠一个个焊球直直径为00.422mm、间距为为0

17、.665mmm的CSSP。二二是在衬衬底中央央有一个个空腔，芯片放放置在空空腔中，使用00.2mmm厚的的模盖，假定两两个芯片片堆叠厚厚度为00.2mmm，最最后总高高度为00.655mm，在它上上面可堆堆叠一个个焊球直直径为00.333mm、间距为为0.55mm的的CSPP。这两两种封装装的顶部部表面沿沿着模成成型区都都有铜的的焊盘，供顶部部堆叠另另一个封封装，见见图5的的右侧。这两种种CSPP封装堆堆叠都已已通过耐耐潮湿测测试（MMRT）和封装装可靠性性测试。4 智智能堆叠叠20004年112月日日本初创创公司ZZycuube准准备采用用一种智智能堆叠叠（Smmartt-Sttackkin

18、gg）技术术创建33D电路路，20005年年下半年年着手制制造，220077年推出出商用产产品。这这种智能能堆叠技技术将采采用垂直直通孔填填埋工艺艺，以提提高芯片片间的连连接数目目，允许许并行操操作以改改进性能能，这种种方法可可避免SSoC大大量内部部连线、减小传传输延迟迟和降低低功耗，还可把把Si芯芯片与化化合物半半导体芯芯片融合合成单个个器件。基于SSmarrt-sstacck技术术的ICC采用KKGD芯芯片或圆圆片，可可以是任任何Sii芯片或或化合物物半导体体芯片，包括处处理器、存储器器、传感感器、模模拟ICC和RFF芯片都都可被堆堆叠，通通过垂直直填埋内内连实现现电连接接。目前前全球主主要ICC厂商、大学、研究所所和初创创公司都都在加紧紧研究33D集成成技术、3D封封装技术术，如RRPI、恩霍夫夫慕尼尼黑、日日本ASSET（超级电电子技术术协会）、日本本东北大大学、IIBM、英飞凌凌、东芝芝、北卡卡罗纳州州微电子子中心、MCNNC-RRDI和和Tezzzarron等等，他们们着重研研究圆片片与圆片片、芯片片与圆片片、芯片片与芯片片的堆叠叠、键合合、通孔孔和互连连等课题题。3DD封装是是手机等等便携式式电子产产品小型型化和多多功能化化的必然然产物，它将在在该领域域中大显显身手。