数字AV产品的抗干扰设计(doc 7)(1)21502.docx

《数字AV产品的抗干扰设计(doc 7)(1)21502.docx》由会员分享，可在线阅读，更多相关《数字AV产品的抗干扰设计(doc 7)(1)21502.docx（14页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、数字AV产产品的抗抗干扰设设计1前言 电磁磁兼容，即即EMCC（Ellecttrommagnnetiic CComppatiibillityy），是是指干扰扰可以在在不损害害信息的的前提下下与有用用信号共共存。随随着数字字化产品品的不断断问世，其其电磁兼兼容性的的设计越越来越引引起人们们的重视视。因为为高速数数字电路路工作时时，会产产生大量量的高频频干扰信信号，处处理不好好，不仅仅影响本本身性能能，而且且还会影影响周围围环境。以以VCDD机为例例，VCCD机中中有高速速数字信信号处理理电路，存存在大量量的脉冲冲干扰，处处理不当当，将影影响音视视频的质质量和读读盘纠错错能力。严严重时高高频干扰扰

2、脉冲会会通过电电源或空空间发射射出来，影影响周围围电子设设备的正正常工作作。现以以VCDD机为例例讨论数数字AVV产品的的抗干扰扰设计。 2数字AAV产品品的特点点 目前前，数字字AV产产品除了了廉价大大众化的的VCDD机外，为为了满足足广大用用户对音音视频产产品的品品质要求求，厂商商又不断断地开发发DVDD和数字字电视等等数字AAV产品品。数字字AV产产品的核核心是DDSP（DDigiitall Siignaal PProccesssor）系系统，对对音视频频信号进进行高速速的数字字信号处处理，使使人们视视听享受受达到较较完美的的境地。同同时，由由于数字字信号处处理的码码率很高高，如VVCD

3、视视盘机MMPEGG1视频频数据率率和音频频数据率率之和约约155 Mbbs；DVDD MPPEG22音视频频可变码码率平均均为469 Mbs，最最大速率率达1007 Mbs，可可见码率率之高，处处理系统统又与高高速的存存储器配配合使用用进行数数据的读读写。随随着码率率的不断断提高，数数字信号号处理的的速度越越来越快快，产生生与速度度成正比比的大量量干扰脉脉冲，且且频率越越来越高高，幅度度越来越越大，结结果对产产品的抗抗干扰设设计带来来更大的的难度，也也是产品品品质高高低的关关键所在在。 3数字电电路的常常见干扰扰噪声对数字字AV产产品这样样一个数数字信号号处理系系统来说说，常见见以下几几种噪

4、声声： （11）电源源噪声：在该数数字系统统中，主主要由于于受DSSP电路路、CPPU、动动态存储储器件和和其它数数字逻辑辑电路在在工作过过程中逻逻辑状态态高速变变换造成成系统电电流和电电压变化化产生噪噪声，温温度变化化时的直直流噪声声以及供供电电源源本身产产生的噪噪声等等等。 （22）地线线噪声：在系统统内，如如果在各各部分的的地线之之间出现现电位差差或者存存在接地地阻抗便便会引起起接地噪噪声。 （33）反射射噪声：传输线线路各部部分的特特性阻抗抗不同或或与负载载阻抗不不匹配时时，所传传输的信信号在终终端（或或临界）部部位发生生反射，使使信号波波形发生生畸变或或产生震震荡。 （44）串扰扰噪

5、声：产生原原因是由由于扁平平电缆或或束捆导导线等传传输线之之间，印印制电路路板内平平行印制制导线之之间的电电磁感应应，以及及高速开开关电流流通过分分布电容容等寄生生参数把把无用信信号成分分叠加在在目的信信号上引引起的。 4电源和和地线噪噪声的抑抑制 在数数字AVV产品中中大量地地应用了了CMOOS的数数字器件件和数字字模拟混混合器件件，如DDSP芯芯片、CCPU、动动态RAAM、DDA变变换器和和其它数数字逻辑辑器件，当当设备工工作时这这些器件件同时工工作会使使电路板板内的电电源电压压和地电电平波动动，导致致信号波波形产生生尖峰过过冲或衰衰减震荡荡，造成成数字IIC电路路的噪声声容限下下降，而

6、而引起误误动作，其其原因是是数字IIC的开开关电流流I和电电源线、地地线的电电阻R所所造成的的电压降降eRIR与与印条和和元器件件引脚的的分布电电感L所所造成的的感应电电压降eeLLL（dIIdtt）两者者一起作作用。 由由图1的的模型可可以进一一步说明明，假如如线路中中的电流流从500 AA变成22 mAA，上升升沿为110 nns，则则电阻引引起的压压降为：eRIR22200044，单位位是mVV，电感感引起的的压降是是：eLLL（ddIddt）4000 （22 00055）110778，单单位也是是mV。 可见见由分布布电感引引起的电电压降相相当大。由由于数字字AV产产品中有有好多条条高

7、频数数字信号号线，因因此，电电源和地地线的干干扰是相相当严重重的。 其次，由由于一部部分CMMOS电电路是数数字模拟拟混合器器件，如如DAA转换器器件，根根据CMMOS的的基本理理论，数数字模拟拟二部分分电路形形成在同同一个NN型的的芯片上上，假如如只有数数字部分分电源VVDD供供电，尽尽管模拟拟电源未未接，VVDD的的电能会会转换到到模拟部部分N上去，VVDD电电压依然然会出现现于模拟拟电源VVCC脚脚上。同同样，VVDD上上存在的的噪声亦亦会出现现在VCCC上，由由于VDDD和VVCC上上的噪声声作用造造成数模模混合电电路，如如音频DDA PCMM17110的TTHDN和动动态范围围下降，

8、影影响整机机的性能能。 为了了抑制电电源和地地线噪声声，在数数字AVV产品设设计中可可以采取取以下措措施： （1）选选用贴片片元件和和尽可能能缩短元元件的引引脚长度度，以减减小元件件分布电电感的影影响；选选用噪声声容限大大的数字字IC。 （2）在在VDDD及VCCC电源源端尽可可能靠近近器件接接入滤波波电容，以以缩短开开关电流流的流通通途径，用用10 F铝铝电解和和011 FF独石电电容并联联接在电电源脚上上。对于于MPEEG板主主电源输输入端和和MPEEG解码码芯片以以及DRRAM，SSDRAAM等高高速数字字IC的的电源端端可以用用钽电解解电容代代替铝电电解，因因为钽电电解的对对地阻抗抗比

9、铝电电解小得得多。 （3）印印制板布布局时，要要将模拟拟电路区区和数字字电路区区合理地地分开，电电源和地地线单独独引出，电电源供给给处汇集集到一点点；PCCB布线线时，高高频数字字信号线线要用短短线，主主要信号号线最好好集中在在PCBB板中心心，时钟钟发生电电路应在在板中心心附近，时时钟扇出出应采用用菊链式式或并联联布线，同同时电源源线尽可可能远离离高频数数字信号号线或用用地线隔隔开。 （4）印印制板的的电源线线和地线线印制条条尽可能能宽，以以减小线线电阻，从从而减小小公共阻阻抗引起起的干扰扰噪声。 （5）对对数模混混合电路路，VDDD与VVCC应应该联到到模拟电电源VCCC，AAGNDD与D

10、GGND接接到模拟拟地AGGND，如如图2所所示，根根据BBB，PHHILIIPS，东东芝公司司实验结结果，建建议把DDA器器件视为为模拟器器件，MMPEGG电路与与DAA器件连连接如图图3，DDA器器件必须须置于AAGNDD上，同同时要提提供一条条数字回回路供这这些数字字噪声能量反反馈回信信号源，以以减小数数字器件件的噪声声对模拟拟电路的的影响，使使DAA器件的的动态特特性提高高。 实测测VCDD机MPPEG解解压板数数字电源源VDDD与模拟拟电源VVCC的的噪声电电平如图图4所示示，由波波形可知知，电源源上叠加加的噪声声电平已已相当小小，VDDD噪声声电平与与VCCC噪声电电平波形形基本一

11、一致，且且数字电电源噪声声电平明明显大于于模拟电电源的噪噪声电平平，这说说明这些些干扰脉脉冲主要要由数字字信号产产生的。 5反射干干扰噪声声的抑制制 在数数字信号号处理系系统中，要要进行很很多时钟钟信号和和数字信信号的传传输，因因其传输输线路始始端和终终端阻抗抗不匹配配，所传传输的信信号会在在阻抗不不连续处处发生反反射，使使传输的的信号波波形出现现上冲、下下降和振振荡。反反射还会会降低器器件噪声声容限，加加大延迟迟时间，而而且如传传输线传传输时间间与所传传输的延延迟时间间大致相相同，反反射会带带来严重重的后果果，有的的使传输输的信息息产生错错误，有有的使电电压超过过电路的的极限值值影响电电路的

12、正正常工作作。 传传输线上上阻抗不不匹配，即即特性阻阻抗为ZZ0的传传输线与与阻抗不不等于ZZ0的信信号源、负负载电路路、负载载元件或或者特性性阻抗不不等于ZZ0的线线路连接接。通常常情况下下，传输输线是无无损耗线线，单位位长度传传输线的的传输时时间和特性性阻抗，式式中C，LL为单位位长度传传输的分分布电容容和分布布电感。 传传输线最最大匹配配线长度度lmaaxttrvk 式式中：llmaxx单单位m tr传输输信号的的前沿时时间（s） v电磁波波速度，1141088141108 mss k经验验常数，一一般取kk45 如如果传输输线的长长度超过过lmaax，应应在其始始端和终终端进行行阻抗匹

13、匹配。 现在对对信号在在传输线线上的传传输过程程做一分分析：信信号从始始端出发发，经传传输线向向终端负负载，由由于阻抗抗不匹配配就会造造成信号号严重畸畸变。下下面以VVCD机机机芯DDSP信信号输出出端至MMPEGG板之间间传输线线为例进进一步加加以说明明。用长长10ccm束捆捆线和长长60 cm扁扁平电缆缆作传输输线进行行对比实实验。先先用束捆捆线作实实验，用用泰克TTDS5200A数字字示波器器测得DDSP输输出端和和MPEEG板输输入端的的波形基基本一致致，以如如图5所所示BCCK波形形为例。 由图55可见，BBCK的的上升沿沿时间TTr110 nns，其其lmaax550 ccm，因因

14、此束捆捆线长度度l110 ccmlmaax，因因是短线线，传输输时间很很短不必必进行阻阻抗匹配配。然而而如把束束捆线换换成长660 ccm的扁扁平电缆缆，BCCK的波波形如图图6所示示。 由BBCK波波形知，换换成扁平平电缆后后，波形形畸变明明显变大大，主要要是上升升沿变差差，上升升时间ttr变大大和波形形的波峰峰谷比变变大。其其原因是是扁平电电缆的长长度l60 cmlmaax550 ccm，传传输电缆缆要作长长线处理理，其阻阻抗必须须进行匹匹配，DDSP输输入端的的上升时时间变长长是由于于反射至至DSPP输出端端反射波波的反射射系数有有正有负负而形成成波峰和和波谷使使上升时时间trr变长，D

15、DATAA，LRRCK波波形也有有类似情情况。 通过上上述比较较实验，要要抑制反反射干扰扰，要设设法使发发送端和和终端的的阻抗匹匹配，或或者把传传输线的的长度尽尽可能缩缩短，即即llmaax，由由于是民民用产品品，还要要考虑到到生产成成本及生生产加工工过程方方便等原原因。 在在数字AAV产品品中，采采取的措措施为： （11）DSSP输出出端加适适当电阻阻使之与与束捆线线和扁平平电缆的的特性阻阻抗基本本相一致致，发送送端的阻阻抗基本本匹配，抵抵消了数数字信号号脉冲上上升下下降的过过冲。 （2）把把束捆线线的长度度缩短为为llmaax，因因线很短短，波形形畸变轻轻微。实实际结果果使DSSP的波波形

16、明显显改善，实实际电路路如图77所示。 （33）用终终端二极极管取代代匹配电电阻，此此法已广广泛应用用于数字字IC的的芯片制制作中，作作为输入入输出端端的匹配配和保护护网络，如如图8。这这种匹配配方法有有以下优优点：能能改善终终端波形形；对发发送端的的电平高高低没有有影响；补设方方便，同同机有多多个负载载时达到到最佳匹匹配；具具有保护护作用，有有效抑制制过冲脉脉冲。 （44）加整整形电路路可减小小连接线线不匹配配引起干干扰噪声声的影响响，整形形电路通通常加在在输入端端前且要要注意不不能产生生信号新新的相位位变化。如如图9是是PHIILIPPS 33碟VCCD机芯芯与MPPEG板板进行时时钟传输

17、输时在MMPEGG板时钟钟输入端端加接的的一个整整形电路路。 6 数字字信号的的串扰抑抑制 所谓谓串扰是是指信号号传输线线在传输输信号的的过程中中，在其其相邻信信号线上上引起严严重的干干扰噪声声，大多多发生在在扁平电电缆、束束捆导线线或印制制板电路路上平行行的印制制导线之之间。串串扰的强强弱与相相邻两信信号线之之间的互互阻抗和和信号本本身的阻阻抗有关关。下面面讨论扁扁平电缆缆的串扰扰问题。 现代数数字AVV产品中中，广泛泛使用扁扁平电缆缆做连接接导线，虽虽有很多多优点，然然而若使使用不当当，很易易发生串串扰，引引起意相相不到的的问题，影影响数字字产品的的正常工工作。扁扁平电缆缆的各导导线之间间

18、均有分分布电容容，如图图10所所示。 经实实际测量量，每110 ccm长的的相邻导导线间的的分布电电容约33 pFF。频率率为1000 MMHz时时，1 pF电电容的阻阻抗为116 k，110 ccm传输输的耦合合阻抗仅仅为05 kk，而而且扁平平电缆导导线的分分布电容容与其长长度成正正比，布布线较长长时串扰扰更为严严重。以以VCDD机为例例，信号号为数百百千赫兹兹、数兆兆赫兹的的方波和和1020 MHzz的时钟钟信号，其其含有的的几十倍倍的高次次谐波，信信号频谱谱最高近近数百兆兆赫兹，这这种高频频分量极极易通过过扁平电电缆各导导线之间间的分布布电容相相互串扰扰。在VVCD机机试制时时，笔者者

19、做过对对比实验验，分别别用600 cmm长扁平平电缆和和10 cm长长的束捆捆线连接接DSPP与MPPEG板板，其波波形如图图11所所示。 由图图11可可见，660 ccm扁平平电缆上上的干扰扰明显比比10ccm长束束捆线上上的干扰扰大的多多，说明明扁平电电缆分布布电容与与长度成成正比，干干扰又与与分布电电容成正正比。 如把DDSP输输出端的的BCKK时钟断断开，660cmm扁平电电缆的LLRCKK波形如如图122所示。由由图122可以看看出，LLRCKK干扰点点明显减减少和干干扰脉冲冲幅度下下降。由由此说明明干扰大大部分来来自BCCK方波波信号，导导线间保保持一定定距离可可降干扰扰。 在在松

20、下11303300DVVD机中中，机芯芯数据输输出为并并口方式式，与MMPEGG板之间间用软性性印制电电缆连接接，由于于DVDDMPPEG22的码率率是VCCD机的的几倍，且且主时钟钟的频率率比VCCD高，所所以，每每根数据据时钟线线之间用用地线隔隔开，连连接电缆缆表面涂涂覆一层层导电层层加以屏屏蔽，可可以减小小线间的的分布电电容，从从而减小小线间的的相互串串扰和高高频脉冲冲向外辐辐射。 在数字字AV产产品中采采取了以以下措施施： （11）尽可可能缩短短信号线线的传输输长度。 （2）在在多种电电平的信信号传输输时，应应尽量把把前后沿沿时间相相近的同同级电平平信号划划为一组组传输。就就VCDD来

21、说，DDATAA，BCCK，LLRCKK信号与与主时钟钟之间用用一根地地线相互互隔离。必必要时用用屏蔽线线代替束束捆线来来传输MMCLKK和BCCK时钟钟，减小小串扰和和辐射。 （33）若条条件允许许，在双双面印制制板布线线时，正正面传输输高频数数字信号号和时钟钟信号，在在其传输输印制电电路背面面尽可能能加大接接地面积积，这样样由于平平行导线线间的分分布电容容在导线线接近地地平面时时会变小小的缘故故，信号号线之间间串音干干扰会减减小；在在MPEEG芯片片、DRRAM、SSDRAAM及其其它高速速数字器器件印制制板布线线时，其其背面布布上大片片地线，地地线可以以吸收屏屏蔽器件件产生的的高频脉脉冲

22、噪声声。 7数字信信号处理理系统的的抗干扰扰设计 实际际上，电电源线电电流变化化产生的的感应压压降、数数字信号号传输的的反射干干扰和数数字信号号间的串串扰相互互之间有有着密切切联系且且密不可可分的。反反映在数数字信号号处理系系统中，其其危害性性最大的的是高频频脉冲噪噪声。所所以，抑抑制高频频脉冲噪噪声是数数字AVV产品电电磁兼容容性设计计的重要要组成部部分。 在VCCD设计计过程中中，整机机调试时时，遇到到整机工工作时功功能出错错，通过过内置检检测程序序检测到到CPUU和MPPEG芯芯片CLL6800A1连连接如图图13，用用示波器器观察HHRDYY和HCCK上高高频毛刺刺较大，采采用在HHR

23、DYY上并联联一个551pFF电容，而而HCKK考虑到到并联电电容会影影响其上上升和下下降时间间，采用用触发器器对HCCK进行行整形如如图144，此处处MCLLK时钟钟频率远远大于HHCK频频率。通通过采取取以上措措施后，用用内置检检测程序序检测数数据通信信的准确确率大，达达到1000，整整机工作作完全正正常。 为了了提高系系统的抗抗干扰性性能，在在数字AAV产品品中可采采用如下下措施： （11）增加加总线的的抗干扰扰能力。 采用三三态门方方式总线线结构，总总线加上上拉电阻阻使总线线在瞬间间处于稳稳定的高高电平而而消除总总线处于于电压不不稳定的的悬浮状状态，总总线须加加缓冲器器。 （22）用软

24、软件消除除干扰。 在系统统设计时时，虽在在硬件上上作了种种种改进进，但抗抗干扰效效果并不不显著，如如出现系系统的“死死机”和和数据传传输错误误等等，从从软件着着手可加加以改进进：（AA）使用用监控计计时器（WWatcchDDogTimmer）来来检测系系统是否否受干扰扰，一旦旦系统受受到干扰扰立即采采取系统统中断使使系统重重新进行行初始化化后再启启动，以以消除干干扰影响响；（BB）采用用软件容容错技术术就是承承认故障障和错误误是客观观事实，并并考虑采采取措施施来消除除、抑制制、减小小其造成成的影响响。 （33）提高高系统控控制信号号抗干扰扰能力。 在在系统中中通常有有RESSET，SSTB等等

25、控制线线，CPPU与其其控制器器件的传传输距离离较远且且控制线线阻抗较较高，易易受脉冲冲噪声干干扰，对对等控制制信号在在被控器器件的输输入端并并接一个个20ppF电容容能消除除干扰，而而对REESETT等控制制信号并并接001 F电电容，干干扰问题题也可解解决。对对控制线线加缓冲冲驱动器器，使控控制线的的阻抗变变低，也也具有抑抑制干扰扰的作用用。 （44）ICC不用端端子的处处理。 对于这这些空着着不用的的端子一一定要妥妥善处理理，否则则噪声很很容易通通过分布布电容而而进入这这些端子子。对电电路造成成干扰。如如TTLL，CMMOS电电路不用用的输入入端加11100k的的上拉电电阻，触触发器不不

26、用的输输出端并并一个小小容量的的陶瓷电电容等等等。8电源电电路的抗抗干扰措措施. 实验验研究表表明，电电源电路路的抗干干扰措施施完善了了，电子子线路的的抗干扰扰问题就就解决了了一大半半。如果果不注意意这一点点，在复复杂的电电子线路路内部到到处加抗抗干扰措措施，最最终也并并不一定定能有很很好的效效果。另另外，电电源本身身也是一一个干扰扰源，如如电源纹纹波、自自激振荡荡、开关关电源产产生的尖尖峰脉冲冲噪声，都都是对电电子线路路造成干干扰的重重要原因因。对于于数字AAV产品品来说，提提高电源源电路的的抗干扰扰能力尤尤为重要要。 以以VCDD设计为为例，所所用的电电源经历历了从线线性电源源、高压压开关

27、电电源和低低压开关关电源的的过程。早早期产品品使用线线性电源源存在如如下问题题： （11）电磁磁兼容性性能不好好，电源源端注入入干扰和和整机的的辐射干干扰很难难达到国国家标准准。 （22）整机机的音视视频的性性能指标标达不到到国家优优等品标标准。 （33）由于于整机具具有ACC电源10和220的的稳压性性能要求求，主电电源5VV稳压块块的功耗耗很大，造造成稳压压块有过过热现象象，产生生热噪声声，纹波波抑制能能力下降降，稳压压器件过过热影响响整机可可靠性；同时，由由于散热热器的加加大，稳稳压块的的分布电电容变大大，这是是造成电电源端注注入干扰扰大的原原因。 针对上上述问题题，在电电源变压压器的前

28、前端加装装电源滤滤波器，如如图155，这种种电源滤滤波器具具有良好好抑制共共模噪声声和串模模噪声的的能力，来来隔离外外部和内内部脉冲冲噪声的的干扰。在在电源端端注入干干扰测试试时，在在055300 MHHz频率率范围内内，对大大于100 MHHz干扰扰脉冲噪噪声作用用不大，这这是由于于5V电电源稳压压块、电电源变压压器和电电源滤波波器电感感线圈的的分布电电容较大大造成的的。而对对整机音音视频性性能指标标和辐射射干扰改改善很小小。通过过加强MMPEGG板电源源滤波去去耦，多多处加装装滤波电电容和多多处加铜铜皮接地地，同时时适当加加大5VV电源的的散热器器，测试试结果性性能基本本达到标标准要求求，

29、而多多处加铜铜皮接地地给生产产和工艺艺带来困困难。 由由于线性性电源存存在缺陷陷，故采采用开关关电源来来取代线线性电源源。先试试验高压压开关电电源，由由于开关关管电源源是经交交流2220V电电源整流流滤波后后的电源源电压约约3000V直流流，且以以20kkHz以以上的频频率开关关工作，在在电源线线路内的的dUdt，ddIddt变化化很剧烈烈，产生生了很大大的浪脉脉电压脉脉冲和其其它各种种噪声，形形成了强强烈的干干扰源。虽虽然采取取一些措措施抑制制噪声并并应用在在VCDD机中，整整机的性性能指标标很难令令人满意意。而后后，经理理论分析析得知，造造成强烈烈干扰的的原因是是开关管管的工作作电压过过高

30、，因因此，设设法降低低开关管管的工作作电压而而试用低低压开关关电源，试试验达到到相当满满意的结结果。低低压开关关电源的的方框图图如图116。 与高高压开关关电源比比较可知知，开关关管工作作电压降降至十几几伏，ddUddt，ddIddt比高高压开关关电源低低得多，产产生的浪浪脉电压压脉冲要要小得多多，而且且开关管管的功耗耗和反峰峰电压减减小使开开关管的的分布电电容减小小很多，结结果是浪浪脉电压压脉冲对对DSPP系统影影响大大大减小；由于低低压开关关电源电电路分路路电容的的减小，DDSP系系统产生生的高频频脉冲噪噪声通过过电源向向外辐射射受到有有效抑制制。整机机应用低低压开关关电源后后测试结结果为

31、：电源端端注入干干扰和辐辐射干扰扰较易达达到国家家标准，特特别是电电源端注注入干扰扰效果更更加明显显，整机机的音视视频性能能也易达达到国家家优等品品标准。低低压开关关电源因因使用了了降低变变压器而而使成本本相对提提高，但但是对于于一些数数字AVV产品，由由于抗干干扰要求求相当高高，选用用低压开开关电源源是相当当合适的的，对提提高整机机的性能能是相当当有益的的。 9结束语语 国际际上十分分重视电电子产品品的EMMC设计计，欧美美、日本本等国电电子产品品的电磁磁兼容标标准是强强制执行行的。因因此，在在数字AAV产品品设计、试试制过程程中，应应把EMMC设计计作为设设计过程程的重要要一环，从从元件选选购、电电路板设设计及整整机整体体布局严严格按照照数字电电路的抗抗干扰设设计要求求，可以以设计、开开发出具具备良好好电磁兼兼容性能能和优良良音视频频性能的的数字AAV产品品。