数字超大规模集成电路设计 (80).pdf

《数字超大规模集成电路设计 (80).pdf》由会员分享，可在线阅读，更多相关《数字超大规模集成电路设计 (80).pdf（8页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、7.3 传输管逻辑7.3.3 传输管逻辑的信号完整性问题6263传输管逻辑的信号完整性问题 阈值损失问题 传输管和传输门都不具有“再生特性”，级联时会累加噪声输出端需静态反相器 扩散区输入 非单向性64扩散区输入 当输入信号直接驱动传输管（传输门）的扩散区时，输入端易受到噪声干扰，因为扩散区和衬底接触，存在耦合电容（扩散区pn结电容），比较容易受到衬底耦合噪声的干扰。a11幻灯片 64a11 扩散区比较容易受到衬底耦合噪声的干扰adm,2011/11/765非单向性 传输管不是单向性的，特别是当它由动态节点驱动时可能存在电荷共享问题。66传输管与传输门逻辑小结（传输管与传输门逻辑小结（1 1）

2、电路简单、对驱动电路的负载小，但是 扩散区较易受到衬底耦合噪声的干扰，扩散区输入的噪声容限（VT）小；扩散区输入需要在输入端放置接触孔，增大了输入扩散区的面积；无比逻辑（但增加电平恢复电路后存在有比问题）；传输管和传输门都不具有“再生特性”，级联时会累加噪声，输出端常需静态反相器；静态逻辑：设计传输管、传输门网络时，应使所有情形下遵守“输出端低阻抗连至VDD或Gnd”的原则；传输管和传输门逻辑直接级联延时随着级数增加迅速增加，中间需要插入静态反相器缓冲；功耗低：消除阈值损失（或使VTnVTp）的情况下无静态功耗。67传输管逻辑小结（2）解决阈值损失问题可以采用 电平恢复电路 单端逻辑可以采用反

3、馈上拉PMOS 差分逻辑可以采用交叉耦合PMOS，交叉耦合反相器（SRPL）等不同形式恢复电平 增加了内部节点电容，关断时有信号竞争（注意电平恢复器尺寸的设计），降低了门的速度 PMOS 的导通加速了上拉，因而减少了输出（反相器）的下降时间 低阈值晶体管存在较大的亚阈值漏电流 采用传输门代替NMOS传输管构成电路（CMOS传输门逻辑）增加了面积（有源区需要放置接触孔）和互补的控制线68传输管逻辑小结（3）为了解决信号再生的问题，传输管逻辑需要插入静态反相器恢复电平 一般采用LO-skewed反相器以弥补NMOS传输管传输高电平的能力不足 传输管（门）延时计算要考虑驱动电路的情况 传输管（门）的静态漏电流要考虑前后级反相器中的电流通路 传输门具有较高的可靠性和简单的结构，普遍用于标准单元库中MUX、latch、XOR门、乘法/加法器等逻辑的实现。