总线数据传输中的同步技术.ppt

《总线数据传输中的同步技术.ppt》由会员分享，可在线阅读，更多相关《总线数据传输中的同步技术.ppt（46页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、系统集成与总线技术系统集成与总线技术计算机总线技术计算机总线技术2022/11/251第三讲 总线数据传输中的同步技术主讲人：于海滨二教中楼309室系统集成与总线技术系统集成与总线技术计算机总线技术计算机总线技术总线的数据传输方式数据传输方式定义了二进制数据流从一数据传输方式定义了二进制数据流从一个设备到另一个设备的传送模式个设备到另一个设备的传送模式并行传输（并行传输（Parallel）和串行传输）和串行传输（Serial）同步传输（同步传输（Synchronous）和异步传输）和异步传输（Asynchronous）单工（单工（Simplex）、半双工（）、半双工（Half-Duplex）和

2、全双工通信（）和全双工通信（Full-Duplex）2022/11/252系统集成与总线技术系统集成与总线技术计算机总线技术计算机总线技术并行传输和串行传输并行传输并行传输多个数据位同时在设备之间传输，形如多车道多个数据位同时在设备之间传输，形如多车道高速公路行驶的汽车，如高速公路行驶的汽车，如8位位ASCII码码传输率高，成本高，适用于内部总线，两设备传输率高，成本高，适用于内部总线，两设备相距较远时，代价过高相距较远时，代价过高串行传输串行传输只有一条数据传输线，任意时刻只能传输只有一条数据传输线，任意时刻只能传输1位二位二进制数进制数传输速度慢，成本低，适用于远距离传输或近传输速度慢，成

3、本低，适用于远距离传输或近距离速度要求不高的应用场合距离速度要求不高的应用场合2022/11/253系统集成与总线技术系统集成与总线技术计算机总线技术计算机总线技术2022/11/254系统集成与总线技术系统集成与总线技术计算机总线技术计算机总线技术同步传输与异步传输同步同步在通信过程中，发送方和接收方必须在时间在通信过程中，发送方和接收方必须在时间上保持一致才能准确的传输数据，这就叫做上保持一致才能准确的传输数据，这就叫做同步同步在传送由多个字符组成的数据块时，不仅每在传送由多个字符组成的数据块时，不仅每个字符传输要保持同步，通信双方对信号的个字符传输要保持同步，通信双方对信号的起、止时间也

4、必须保持一致起、止时间也必须保持一致同步对应两种传输方式：同步对应两种传输方式：同步传输和异步传同步传输和异步传输输2022/11/255系统集成与总线技术系统集成与总线技术计算机总线技术计算机总线技术同步传输采用按位同步技术，以固定的时钟频率串行发送数字采用按位同步技术，以固定的时钟频率串行发送数字信号，字符之间有固定时间间隔，各字符中没有起始信号，字符之间有固定时间间隔，各字符中没有起始位和停止位位和停止位依据获得的时钟分量是源自信号内（信号本身）还是依据获得的时钟分量是源自信号内（信号本身）还是信号外，同步传输可分为：信号外，同步传输可分为：外同步外同步发送端发送数据之前先向接收端发送一

5、串进行同步的时钟脉冲；发送端发送数据之前先向接收端发送一串进行同步的时钟脉冲；接收端收到同步信号后进行频率锁定，然后以同步频率为准接收接收端收到同步信号后进行频率锁定，然后以同步频率为准接收数据数据自同步自同步发送端发送数据时将时钟脉冲作为同步信号包含在数据流中同时发送端发送数据时将时钟脉冲作为同步信号包含在数据流中同时传送给接收端，接收端从数据流中辨别同步信号，再据此接收数传送给接收端，接收端从数据流中辨别同步信号，再据此接收数据据2022/11/256系统集成与总线技术系统集成与总线技术计算机总线技术计算机总线技术异步传输采用采用“群群”（组）同步技术。根据一定（组）同步技术。根据一定的规

6、则将数据分为不同的群（组），每的规则将数据分为不同的群（组），每一个群的大小是不确定的一个群的大小是不确定的要求发送端与接收端在一个群内必须保要求发送端与接收端在一个群内必须保持同步，发送端在数据前面加起始位，持同步，发送端在数据前面加起始位，数据后面加停止位数据后面加停止位接收端通过识别起始位和停止位来接收接收端通过识别起始位和停止位来接收数据数据2022/11/257系统集成与总线技术系统集成与总线技术计算机总线技术计算机总线技术同步传输与异步传输比较异步传输中发送方可以在任何时刻发送数据，而接收异步传输中发送方可以在任何时刻发送数据，而接收方从不知道数据什么时候到达方从不知道数据什么时候

7、到达例子：键盘与主机之间的通信。按下一个键就发送一个例子：键盘与主机之间的通信。按下一个键就发送一个8bit的的ASCII码，键盘可以在任意时刻发送，主机内部的硬件必须能码，键盘可以在任意时刻发送，主机内部的硬件必须能够在任意时刻接收这个代码够在任意时刻接收这个代码潜在问题：接收方不知道数据什么时候到达，当它检测到数潜在问题：接收方不知道数据什么时候到达，当它检测到数据并做出响应之前，第一个据并做出响应之前，第一个bit已经过去了已经过去了每次异步传输信息都以一个起始位开头，以给接收方响应、每次异步传输信息都以一个起始位开头，以给接收方响应、接收和缓存数据的时间，传输结束再发送停止位接收和缓存

8、数据的时间，传输结束再发送停止位同步传输遵循先同步、再接收的原则，一旦检测到同同步传输遵循先同步、再接收的原则，一旦检测到同步信号，就在接下来的数据到达时接收它们步信号，就在接下来的数据到达时接收它们2022/11/258系统集成与总线技术系统集成与总线技术计算机总线技术计算机总线技术同步传输通常要比异步传输快速得多，同步传输通常要比异步传输快速得多，接收方不必对每组数据进行开始和停止接收方不必对每组数据进行开始和停止的操作的操作举例：一个典型的帧可能有举例：一个典型的帧可能有500字节（字节（4000 bit）的数据，采用同步传输，其中可能只包）的数据，采用同步传输，其中可能只包含含100b

9、it的开销，增加的的开销，增加的bit位使传输的位使传输的bit总数增加总数增加2.5%；采用异步传输，；采用异步传输，bit总数增总数增加加25%;并且随着数据帧中实际并且随着数据帧中实际bit位的增加，位的增加，开销开销bit所占的百分比将相应减少所占的百分比将相应减少帧越大，占据传输介质的连续时间也越帧越大，占据传输介质的连续时间也越长，将导致其它用户等得太久长，将导致其它用户等得太久异步传输实现简单，同步传输实现复杂异步传输实现简单，同步传输实现复杂2022/11/259系统集成与总线技术系统集成与总线技术计算机总线技术计算机总线技术单工、半双工和全双工通信数据在通信线路上传输是有方向

10、性的，数据在通信线路上传输是有方向性的，根据某一时刻数据在通信线路上传输方根据某一时刻数据在通信线路上传输方向的不同可分为向的不同可分为单工单工半双工半双工全双工全双工2022/11/2510系统集成与总线技术系统集成与总线技术计算机总线技术计算机总线技术单工通信数据传输过程中，数据始终沿着同一个数据传输过程中，数据始终沿着同一个方向传输方向传输为保证数据能够被正确传输，就需要进为保证数据能够被正确传输，就需要进行差错控制，因此单工通信采用二线制，行差错控制，因此单工通信采用二线制，即两个信道，主信道用于传输数据，另即两个信道，主信道用于传输数据，另一个监测信道用于传送监测信号（接收一个监测信

11、道用于传送监测信号（接收数据正确与否）数据正确与否）无线广播、有线广播和电视广播系统无线广播、有线广播和电视广播系统2022/11/2511系统集成与总线技术系统集成与总线技术计算机总线技术计算机总线技术半双工通信在通信信道中，数据可以双向传输，但在通信信道中，数据可以双向传输，但是在任一时刻，数据只能向一个方向传是在任一时刻，数据只能向一个方向传输输通信线路一端的通信设备既可以是信源，通信线路一端的通信设备既可以是信源，也可以是信宿。但是在任一时刻，要么也可以是信宿。但是在任一时刻，要么是信源，要么是信宿，不可能既是信源，是信源，要么是信宿，不可能既是信源，又是信宿又是信宿通信线路两端的设备

12、轮流发送数据通信线路两端的设备轮流发送数据2022/11/2512系统集成与总线技术系统集成与总线技术计算机总线技术计算机总线技术半双工通信中也有监测信号的传输，传半双工通信中也有监测信号的传输，传输方式有两种：输方式有两种：监测与数据传输共用一条信道，在相互应答监测与数据传输共用一条信道，在相互应答时转换信道的功能时转换信道的功能数据传输信道与监测信道分开，有一条专门数据传输信道与监测信道分开，有一条专门的信道供监测信号使用的信道供监测信号使用举例：计算机与外设的通信就是一种半举例：计算机与外设的通信就是一种半双工通信双工通信2022/11/2513系统集成与总线技术系统集成与总线技术计算机

13、总线技术计算机总线技术2022/11/2514全双工通信在同一时刻，位于通信线路两端的每台在同一时刻，位于通信线路两端的每台设备既是信源，又是信宿设备既是信源，又是信宿位于通信线路一端的设备可以在同一时位于通信线路一端的设备可以在同一时刻既接收数据，也发送数据刻既接收数据，也发送数据系统集成与总线技术系统集成与总线技术计算机总线技术计算机总线技术2022/11/2515全双工通信在同一时刻，位于通信线路两端的每台在同一时刻，位于通信线路两端的每台设备既是信源，又是信宿设备既是信源，又是信宿位于通信线路一端的设备可以在同一时位于通信线路一端的设备可以在同一时刻既接收数据，也发送数据刻既接收数据，

14、也发送数据有些全双工通信系统采用频分复用技术，有些全双工通信系统采用频分复用技术，传输信道可以分成高频群信道和低频群传输信道可以分成高频群信道和低频群信道，系统采用单线制就可以实现信道，系统采用单线制就可以实现举例：电话系统，交换式以太网举例：电话系统，交换式以太网系统集成与总线技术系统集成与总线技术计算机总线技术计算机总线技术2022/11/2516单工单工半双工半双工全双工全双工系统集成与总线技术系统集成与总线技术计算机总线技术计算机总线技术2022/11/2517总线同步传输实例双目图像传感器同步采集的实现双目视觉，也称立体视觉，模拟人的双双目视觉，也称立体视觉，模拟人的双眼采用三角运算

15、获得景物的深度（与摄眼采用三角运算获得景物的深度（与摄像机之间的距离）信息像机之间的距离）信息要求左视图、右视图之间必须严格同步要求左视图、右视图之间必须严格同步同步采集是双目立体视觉图像采集系统同步采集是双目立体视觉图像采集系统的一项关键技术的一项关键技术系统集成与总线技术系统集成与总线技术计算机总线技术计算机总线技术2022/11/2518现有的双目同步采集解决方案采用外加的同步控制器或同步控制电路采用外加的同步控制器或同步控制电路通常应用于采用双摄像机或双照相机作为采集模块通常应用于采用双摄像机或双照相机作为采集模块的双目立体视觉系统，不适用于采用传感器芯片的的双目立体视觉系统，不适用于

16、采用传感器芯片的嵌入式系统嵌入式系统选用具有主从级联功能或外同步时钟输入的选用具有主从级联功能或外同步时钟输入的CMOS图像传感器或视频图像传感器或视频A/D（CCD）主从式：通过主图像传感器芯片发同步信号给从片，主从式：通过主图像传感器芯片发同步信号给从片，可以较为方便的实现双目图像采集的同步可以较为方便的实现双目图像采集的同步外同步式：两个图像传感器芯片接受统一的外同步外同步式：两个图像传感器芯片接受统一的外同步时钟，从而实现同步采集时钟，从而实现同步采集该类芯片大多停产，如果有也是专用芯片，价格高该类芯片大多停产，如果有也是专用芯片，价格高 系统集成与总线技术系统集成与总线技术计算机总线

17、技术计算机总线技术2022/11/2519系统集成与总线技术系统集成与总线技术计算机总线技术计算机总线技术2022/11/2520系统集成与总线技术系统集成与总线技术计算机总线技术计算机总线技术2022/11/2521HREF和和PCLK均均以以VSYNC的的下下降降沿沿作作为为触触发发标标准准，因因而而只只要要两两个个图图像像传传感感器器之之间间的的VSYNC的的下下降降沿沿是是同同步的，则它们之间的步的，则它们之间的HREF和和PCLK也必然是是同步的也必然是是同步的双双目目图图像像采采集集之之间间的的同同步步与与两两个个图图像像传传感感器器之之间间的的VSYNC下降沿之间的同步可以认为是

18、完全等同的下降沿之间的同步可以认为是完全等同的严严格格同同步步的的RESET（包包括括软软复复位位）并并不不能能够够保保证证两两个个图图像像传传感感器器的的VSYNC下下降降沿沿之之间间的的同同步步，而而且且即即使使复复位位之之后后两两个个图图像像传传感感器器的的VSYNC的的下下降降沿沿达达到到同同步步，由由于于很很多多干干扰扰因因素素的的存存在在，在在图图像像对对采采集集过过程程中中VSYNC的下降沿还是会重新进入不同步的状态的下降沿还是会重新进入不同步的状态系统集成与总线技术系统集成与总线技术计算机总线技术计算机总线技术2022/11/2522图像传感器内部所有的时序逻辑关系都图像传感器

19、内部所有的时序逻辑关系都是根据外输入时钟是根据外输入时钟CLK建立起来的，因建立起来的，因此可以通过调整此可以通过调整CLK的方式实现两个图的方式实现两个图像传感器的同步控制像传感器的同步控制如何实现？如何实现？CLK1和和CLK2是同一个有源晶振的输出是同一个有源晶振的输出如果当前帧的两个视图发现是不同步的，当如果当前帧的两个视图发现是不同步的，当前帧可以丢弃，甚至丢弃多帧都可以，通过前帧可以丢弃，甚至丢弃多帧都可以，通过反复调节达到同步即可反复调节达到同步即可可以采用抑制超前时钟的方法可以采用抑制超前时钟的方法 系统集成与总线技术系统集成与总线技术计算机总线技术计算机总线技术2022/11

20、/2523基于输入时钟抑制的双目图像采集同步方法将将VSYNC下下降降沿沿超超前前的的图图像像传传感感器器的的输输入入时时钟钟抑抑制制掉掉超超前前的的时时钟钟个个数数就就能能够够迫迫使使该该图图像像传传感感器器内内部部的的时时序序逻逻辑辑全全部部延延迟迟超超前前的的时时钟钟个个数数，从从而而达达到到与与VSYNC下下降降沿沿落落后后的的图图像像传传感感器器之间的同步之间的同步 系统集成与总线技术系统集成与总线技术计算机总线技术计算机总线技术2022/11/2524实现步骤判断两个图像传感器的判断两个图像传感器的VSYNC下降沿之间是下降沿之间是否有差异来断定是否同步否有差异来断定是否同步如果断

21、定不同步，则判断出哪一个图像传感器如果断定不同步，则判断出哪一个图像传感器超前，并利用超前，并利用VSYNC下降沿差异计数器同时下降沿差异计数器同时获取差异的时钟个数获取差异的时钟个数将超前的图像传感器的输入时钟（将超前的图像传感器的输入时钟（CLK）抑制）抑制掉差异的时钟个数掉差异的时钟个数 系统集成与总线技术系统集成与总线技术计算机总线技术计算机总线技术2022/11/2525上述基本方案的问题：上述基本方案的问题：时钟差异计数器的计数范围不可能很大（计时钟差异计数器的计数范围不可能很大（计数范围越大越耗数范围越大越耗CPLD/FPGA资源）资源）而某些严重的干扰（如电源扰动，剧烈震动而某

22、些严重的干扰（如电源扰动，剧烈震动等）可能会导致两个图像传感器的等）可能会导致两个图像传感器的VSYNC下降沿之间的差异时钟个数很大下降沿之间的差异时钟个数很大这种情况下仅靠这种情况下仅靠VSYNC下降沿差异计数器下降沿差异计数器无法在短时间内使两个图像传感器达到同步无法在短时间内使两个图像传感器达到同步如何解决？如何解决？可将可将VSYNC下降沿的同步过程分为粗同步下降沿的同步过程分为粗同步和细同步两个阶段（粗调和微调）和细同步两个阶段（粗调和微调）系统集成与总线技术系统集成与总线技术计算机总线技术计算机总线技术2022/11/2526如如果果VSYNC下下降降沿沿差差异异计计数数器器没没有

23、有溢溢出出，则则说说明明两两个个OV7141的的VSYNC下下降降沿沿之之间间差差异异的的时时钟钟个个数数在在差差异异计计数数器器的的可可调调范范围围之之内内，直直接接按按照照差差异异计计数数器器的的计计数数结结果果对对超超前前的的图图像像传传感感器进行输入时钟抑制器进行输入时钟抑制细同步系统集成与总线技术系统集成与总线技术计算机总线技术计算机总线技术2022/11/2527粗同步如如果果差差异异计计数数器器溢溢出出，说说明明两两个个图图像像传传感感器器的的VSYNC下下降降沿沿之之间间差差异异较较大大，超超出出了了细细同同步步的的调调节节范范围围，直直接接利利用用两两个个图图像像传传感感器器

24、的的HREF之之间间的的差差异异对对超超前前OV7141进进行行输输入入时时钟抑制钟抑制系统集成与总线技术系统集成与总线技术计算机总线技术计算机总线技术2022/11/2528粗粗同同步步与与细细同同步步是是互互补补的的两两个个阶阶段段，细细同同步步无无法法应应用用的的情情况况需需要要进进行行粗粗同同步步，而而粗粗同同步步即即使使没没有有使使得得两两个个图图像像传传感感器器的的VSYNC下下降降沿沿之之间间在在当当前前帧帧内内获获得得严严格格同同步步，在在下下一一帧帧还还可可以以继继续续通通过过细细同同步来获得严格同步步来获得严格同步粗粗同同步步与与细细同同步步两两个个阶阶段段紧紧密密合合作作

25、就就可可以以完完成成两两个个图图像像传传感感器器的的VSYNC下下降降沿沿之之间间的的严严格格同同步步进进而而实实现现双双目目图图像像对对的的同步采集工作同步采集工作系统集成与总线技术系统集成与总线技术计算机总线技术计算机总线技术2022/11/2529基于输入时钟抑制的双目图像采集同步的实现端口定义 sensor_clk:input;sensor_rs:input;sensor_rs_f_pulse:input;sensor2_vsync:input;sensor2_href:input;sensor1_vsync:input;sensor1_href:input;sensor1_clk:o

26、utput;sensor2_clk:output;sync_id:output;系统集成与总线技术系统集成与总线技术计算机总线技术计算机总线技术2022/11/2530基于输入时钟抑制的双目图像采集同步的实现变量定义（1）Vsync_R_Dff1:dff;-R indicates rising edgeVsync_R_Dff2:dff;Vsync_F_Dff1:dff;-F indicates falling edgeVsync_F_Dff2:dff;Sync_Cnt_OF_Dff:dff;-OF indicates overflowVsync_F_Diff_Ahead_Dff1:dff;-D

27、ff indicates D-flipflopVsync_F_Diff_Ahead_Dff2:dff;Sync_R_Rst:node;-Rst indicates resetSync_F_Rst:node;Vsync_OR:node;Vsync_R_Diff:node;Vsync_F_Diff:node;Sync_Ref:node;系统集成与总线技术系统集成与总线技术计算机总线技术计算机总线技术2022/11/2531基于输入时钟抑制的双目图像采集同步的实现变量定义（2）Href_R_Diff:node;Href_R_Dff1:dff;Href_R_Dff2:dff;Vsync_F_Diff_

28、F_Pul:pulse_1;-Pul indicates pulse which width is 1 clock;Sync_Ref_R_Pul:pulse_1;Sync_Ref_F_Pul:pulse_1;Vsync_F_Diff_Cnt :lpm_counter with(LPM_WIDTH=SYNC_CNT_WIDTH,LPM_DIRECTION=UP);-Cnt indicates counterVsync_Sync_Cnt :lpm_counter with(LPM_WIDTH=SYNC_CNT_WIDTH,LPM_DIRECTION=UP);Sync_SM :machine wit

29、h states(SYNC_IDLE,SYNC_BUSY);-SM indicates state-machine系统集成与总线技术系统集成与总线技术计算机总线技术计算机总线技术2022/11/2532基于输入时钟抑制的双目图像采集同步的实现程序主体（1）Vsync_R_Dff1.clk=sensor1_vsync;Vsync_R_Dff1.d=vcc;Vsync_R_Dff1.clrn=!Sync_F_Rst;Vsync_R_Dff2.clk =sensor2_vsync;Vsync_R_Dff2.d=vcc;Vsync_R_Dff2.clrn=!Sync_F_Rst;Vsync_F_Dff

30、1.clk =!sensor1_vsync;Vsync_F_Dff1.d =vcc;Vsync_F_Dff1.clrn=!Sync_R_Rst;Vsync_F_Dff2.clk =!sensor2_vsync;Vsync_F_Dff2.d =vcc;Vsync_F_Dff2.clrn=!Sync_R_Rst;Vsync_R_Diff=Vsync_R_Dff1$Vsync_R_Dff2;Vsync_F_Diff=Vsync_F_Dff1$Vsync_F_Dff2;Vsync_OR=sensor1_vsync#sensor2_vsync;Sync_Ref=Vsync_R_Diff#Vsync_F_

31、Diff#Vsync_OR;系统集成与总线技术系统集成与总线技术计算机总线技术计算机总线技术2022/11/2533基于输入时钟抑制的双目图像采集同步的实现程序主体（2）Vsync_F_Diff_Ahead_Dff1.clk=Vsync_F_Diff&Vsync_F_Dff1;Vsync_F_Diff_Ahead_Dff1.d=vcc;Vsync_F_Diff_Ahead_Dff1.clrn=!Sync_R_Rst;Vsync_F_Diff_Ahead_Dff2.clk =Vsync_F_Diff&Vsync_F_Dff2;Vsync_F_Diff_Ahead_Dff2.d=vcc;Vsync

32、_F_Diff_Ahead_Dff2.clrn=!Sync_R_Rst;系统集成与总线技术系统集成与总线技术计算机总线技术计算机总线技术2022/11/2534基于输入时钟抑制的双目图像采集同步的实现程序主体（3）Sync_Ref_F_Pul.clk_ref=sensor_clk;Sync_Ref_F_Pul.start=!Sync_Ref;Sync_Ref_R_Pul.clk_ref=sensor_clk;Sync_Ref_R_Pul.start=Sync_Ref;Sync_R_Rst=sensor_rs_f_pulse#Sync_Ref_R_Pul.out;Sync_F_Rst=senso

33、r_rs_f_pulse#Sync_Ref_F_Pul.out;系统集成与总线技术系统集成与总线技术计算机总线技术计算机总线技术2022/11/2535基于输入时钟抑制的双目图像采集同步的实现程序主体（4）Vsync_F_Diff_Cnt.clock=sensor_clk;Vsync_F_Diff_Ct_en=Vsync_F_Diff&Sync_Cnt_OF_Dff;Vsync_F_Diff_Cnt.aclr=Sync_R_Rst;Sync_Cnt_OF_Dff.clk=Vsync_F_Diff_Cnt.cout;Sync_Cnt_OF_Dff.d=gnd;Sync_Cnt_OF_Dff.pr

34、n=!Sync_R_Rst;系统集成与总线技术系统集成与总线技术计算机总线技术计算机总线技术2022/11/2536基于输入时钟抑制的双目图像采集同步的实现程序主体（5）Href_R_Dff1.clk=sensor1_href;Href_R_Dff1.d=vcc;Href_R_Dff1.clrn=!Sync_F_Rst;Href_R_Dff2.clk =sensor2_href;Href_R_Dff2.d=vcc;Href_R_Dff2.clrn=!Sync_F_Rst;Href_R_Diff=Href_R_Dff1$Href_R_Dff2;系统集成与总线技术系统集成与总线技术计算机总线技术计

35、算机总线技术2022/11/2537基于输入时钟抑制的双目图像采集同步的实现程序主体（6）Sync_SM.clk=!sensor_clk;Sync_SM.reset=Sync_R_Rst;case Sync_SM iswhen SYNC_IDLE=if(Vsync_F_Diff_Cnt.q 0)&Sync_Cnt_OF_Dff)#(!Sync_Cnt_OF_Dff&Href_R_Diff)thenSync_SM=SYNC_BUSY;else Sync_SM=SYNC_IDLE;end if;when SYNC_BUSY=if(Vsync_Sync_Cnt.q=Vsync_F_Diff_Cnt.

36、q)&Sync_Cnt_OF_Dff)#(!Sync_Cnt_OF_Dff&!Href_R_Diff)thenSync_SM=SYNC_IDLE;else Sync_SM=SYNC_BUSY;end if;end case;系统集成与总线技术系统集成与总线技术计算机总线技术计算机总线技术2022/11/2538系统集成与总线技术系统集成与总线技术计算机总线技术计算机总线技术2022/11/2539基于输入时钟抑制的双目图像采集同步的实现程序主体（7）Vsync_Sync_Cnt.clock=sensor_clk;Vsync_Sync_Ct_en=SYNC_BUSY&Sync_Cnt_OF_Df

37、f;Vsync_Sync_Cnt.aclr=Sync_R_Rst;系统集成与总线技术系统集成与总线技术计算机总线技术计算机总线技术2022/11/2540系统集成与总线技术系统集成与总线技术计算机总线技术计算机总线技术2022/11/2541基于输入时钟抑制的双目图像采集同步的实现程序主体（8）if Vsync_F_Diff_Cnt.q!=0 thenif!Vsync_F_Diff_Ahead_Dff1&Vsync_F_Diff_Ahead_Dff2 thensensor1_clk=sensor_clk;sensor2_clk=!SYNC_BUSY&sensor_clk;elsif Vsync

38、_F_Diff_Ahead_Dff1&!Vsync_F_Diff_Ahead_Dff2 thensensor1_clk=!SYNC_BUSY&sensor_clk;sensor2_clk=sensor_clk;elsesensor1_clk=sensor_clk;sensor2_clk=sensor_clk;end if;sync_id=gnd;elsesensor1_clk=sensor_clk;sensor2_clk=sensor_clk;sync_id=vcc;end if;系统集成与总线技术系统集成与总线技术计算机总线技术计算机总线技术2022/11/2542系统集成与总线技术系统集成与总线技术计算机总线技术计算机总线技术2022/11/2543系统集成与总线技术系统集成与总线技术计算机总线技术计算机总线技术2022/11/2544同步后的双目图像采集的实现基于状态机系统集成与总线技术系统集成与总线技术计算机总线技术计算机总线技术2022/11/2545系统集成与总线技术系统集成与总线技术计算机总线技术计算机总线技术2022/11/2546结束结束 The End