第八章可编程逻辑器件(PLD)-PowerPoint演.ppt
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_05.gif)
《第八章可编程逻辑器件(PLD)-PowerPoint演.ppt》由会员分享,可在线阅读,更多相关《第八章可编程逻辑器件(PLD)-PowerPoint演.ppt(51页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、第八章第八章 可编程逻辑器件(可编程逻辑器件(PLDPLD)Chapter 8 Programmable Logic Device本章主要内容本章主要内容 第一节第一节 PLD概述概述 第二节第二节 几种几种PLD的结构及应用举例的结构及应用举例 8.2.1 现场可编程逻辑阵列(现场可编程逻辑阵列(FPLA)8.2.2 可编程阵列逻辑(可编程阵列逻辑(PAL)8.2.3 通用阵列逻辑(通用阵列逻辑(GAL)8.2.4 复杂可编程逻辑器件(复杂可编程逻辑器件(CPLD)8.2.5 现场可编程阵列(现场可编程阵列(FPGA)8.2.6 PLD的一般开发过程的一般开发过程 第三节第三节 集成电路计算
2、机辅助设计(集成电路计算机辅助设计(ICCAD)2021/9/1718.1 PLD概述概述 目前,数字集成电路产品可以分为两种形式:即目前,数字集成电路产品可以分为两种形式:即标标准通用型准通用型和和专用型专用型。标准通用型标准通用型集成电路是指常用的中、小规模数字电集成电路是指常用的中、小规模数字电路(如路(如74系列、系列、4000系列等),其逻辑功能设计以实现系列等),其逻辑功能设计以实现数字系统的基本功能块为目的,一般比较简单,并且固数字系统的基本功能块为目的,一般比较简单,并且固定不变。定不变。优点优点是通用性强,使用方便灵活;是通用性强,使用方便灵活;缺点缺点是体积、是体积、功耗和
3、重量较大,可靠性和可维护性较差等。功耗和重量较大,可靠性和可维护性较差等。专用型专用型集成电路是指按某种专门用途而设计、制造的集成电路是指按某种专门用途而设计、制造的集成电路,又称集成电路,又称ASIC(Application Specific Integrated Circuit),),ASIC器件又可分为全定制和半定制两大类。器件又可分为全定制和半定制两大类。ASIC的的优点优点是体积小、功耗低、可靠性高,高度保密;是体积小、功耗低、可靠性高,高度保密;缺点缺点是在用量不大的情况下,设计和制造这样的专用集是在用量不大的情况下,设计和制造这样的专用集成电路不仅成本很高,而且设计、制造的周期也
4、很长。成电路不仅成本很高,而且设计、制造的周期也很长。2021/9/172 由此可见,通用型和专用型集成电路在制造和使用由此可见,通用型和专用型集成电路在制造和使用上存在着一定的矛盾。上存在着一定的矛盾。可编程逻辑器件可编程逻辑器件(Programmable Logic Device)的研制成功为解决这个矛盾提供了一条)的研制成功为解决这个矛盾提供了一条比较理想的途径。比较理想的途径。PLD虽然是作为一种通用器件生产的,但它的逻辑虽然是作为一种通用器件生产的,但它的逻辑功能是由用户通过对器件编程来设定的。而且有些功能是由用户通过对器件编程来设定的。而且有些PLD的集成度很高,足以满足设计一般数
5、字系统的需要。这的集成度很高,足以满足设计一般数字系统的需要。这样就可以由设计人员自行编程而把数字系统样就可以由设计人员自行编程而把数字系统“集成集成”在在一片一片PLD上,而不必制造专用集成电路芯片了。上,而不必制造专用集成电路芯片了。2021/9/173PLD的基本结构图:的基本结构图:2021/9/174一、一、PLD的表示方法:的表示方法:描述描述PLD器件基本结构的逻辑图形符号如下:器件基本结构的逻辑图形符号如下:2021/9/1752021/9/1762021/9/177二、二、PLD的优点:的优点:PLD综合了标准通用型逻辑器件和半定制逻辑器件的许综合了标准通用型逻辑器件和半定制
6、逻辑器件的许多优点,再加上它的可编程性,为数字系统的设计带来了很多优点,再加上它的可编程性,为数字系统的设计带来了很多方便。其优点如下:多方便。其优点如下:1、设计灵活、方便、设计灵活、方便 2、高性能和高可靠性、高性能和高可靠性 3、费用较低、费用较低三、三、PLD的分类:的分类:PLD主要包括低密度可编程器件(主要包括低密度可编程器件(SPLD,门数低于,门数低于600门)和高密度可编程器件(门)和高密度可编程器件(HDPLD,门数高于,门数高于600门,主要门,主要指指CPLD和和FPGA)两大类。其各自包含的产品和对应的特点)两大类。其各自包含的产品和对应的特点见表见表8-1-1。20
7、21/9/178表表8-1-1 PLD的分类和特点细表的分类和特点细表2021/9/1798.2 几种几种PLD的结构及应用举例的结构及应用举例8.2.1 现场可编程逻辑阵列(现场可编程逻辑阵列(FPLA)Field Programmable Logic Array一、组合逻辑型一、组合逻辑型FPLA的基本电路结构:的基本电路结构:组合逻辑型组合逻辑型FPLA由由可编程的可编程的“与与”逻辑阵列逻辑阵列和和可编程可编程的的“或或”逻辑阵列逻辑阵列以及输出缓冲器组成,如图以及输出缓冲器组成,如图8.2.1所示。所示。若编程后的电路连接情况如图中所示,则当若编程后的电路连接情况如图中所示,则当OE
8、=0时可得到时可得到如下组合逻辑函数:如下组合逻辑函数:2021/9/17102021/9/1711二、时序逻辑二、时序逻辑型型FPLA的基的基本电路结构:本电路结构:图图8.2.2 时序逻辑型时序逻辑型FPLA的电路结构的电路结构2021/9/1712三、三、FPLA的特点(与的特点(与ROM相比):相比):优点:优点:1)“与与”阵列非全译码,阵列体积小,芯片利用率高;阵列非全译码,阵列体积小,芯片利用率高;2)由由于于“与与”阵阵列列和和“或或”阵阵列列均均可可编编程程,所所以以设设计计工作工作 较容易;较容易;3)可进行时序逻辑设计。)可进行时序逻辑设计。缺点缺点:1)可编程阵列为两个
9、,比较来说较复杂一些,速度)可编程阵列为两个,比较来说较复杂一些,速度 较慢;较慢;2)支持)支持FPLA开发的软件有一定的难度。开发的软件有一定的难度。2021/9/17138.2.2 可编程阵列逻辑(可编程阵列逻辑(PAL)Programmable Array Logic PAL是是70年代末期年代末期MMI公司率先推出的一种可编公司率先推出的一种可编程逻辑器件。它采用双极型工艺制作,熔丝编程方式。程逻辑器件。它采用双极型工艺制作,熔丝编程方式。PAL器件由器件由可编程的与逻辑阵列可编程的与逻辑阵列、固定的或逻辑阵固定的或逻辑阵列列和输出电路三部分组成,其基本电路结构图由图和输出电路三部分
10、组成,其基本电路结构图由图8.2.3所示。所示。用用PAL器件可以构成各种组合或时序逻辑电路。器件可以构成各种组合或时序逻辑电路。一、一、PAL的基本结构:的基本结构:2021/9/1714图图8.2.3 PAL器件的基本电路结构器件的基本电路结构2021/9/1715例:例:下图为一个经过编程的下图为一个经过编程的PAL器件结构图,它产生了一组组合器件结构图,它产生了一组组合 逻辑函数逻辑函数Y1、Y2、Y3、Y4。图图8.2.4 编程后的编程后的PAL电路电路2021/9/1716二、二、PAL的输出电路结构和反馈形式有以下几种:的输出电路结构和反馈形式有以下几种:1、专用输出结构、专用输
11、出结构 属于这种输出结构的器件有:属于这种输出结构的器件有:PAL10H8、PAL14H4、PAL14L4、PAL10L8、PAL16C1等。等。2、可编程输入、可编程输入/输出结构输出结构 属于这种输出结构的器件有:属于这种输出结构的器件有:PAL16L8、PAL20L10等。等。3、寄存器输出结构、寄存器输出结构 属于这种输出结构的器件有:属于这种输出结构的器件有:PAL16R4、PAL16R6、PAL16R8等。等。4、异或输出结构、异或输出结构 属于这种输出结构的器件有:属于这种输出结构的器件有:PAL20X4、PAL20X8、PAL20X10等。等。5、运算选通反馈结构、运算选通反馈
12、结构 属于这种输出结构的器件有:属于这种输出结构的器件有:PAL16X4、PAL16A4等。等。2021/9/1717三、三、PAL应用举例:应用举例:例例8-2-18-2-1 用用PALPAL器件设计一个数值判别电路。要求判断器件设计一个数值判别电路。要求判断4 4位二进位二进制数制数DCBADCBA的大小属于的大小属于0-50-5、6-106-10、11-1511-15三个区间的哪一个之内。三个区间的哪一个之内。解:解:表表8-2-1 例例8-2-1的函数真值表的函数真值表 2021/9/1718从真值表可写出从真值表可写出Y Y0 0、Y Y1 1、Y Y2 2的逻辑函数式,这是一组具有
13、的逻辑函数式,这是一组具有4 4个输入变个输入变量、量、3 3个输出的组合逻辑函数。若选用个输出的组合逻辑函数。若选用PAL14H4PAL14H4来实现,可得如下所来实现,可得如下所示逻辑图:示逻辑图:图图8.2.5 编程后的编程后的PAL14H4电路电路2021/9/1719 例例8-2-28-2-2 用用PALPAL器件设计一个器件设计一个4 4位循环码计数器,并要求所设计位循环码计数器,并要求所设计的计数器具有置零和对输出进行三态控制的功能。的计数器具有置零和对输出进行三态控制的功能。解:解:表表8-2-2 例例8-2-24位循环码的计数顺序表位循环码的计数顺序表 2021/9/1720
14、PAL16R4PAL16R4可满足上述要求,因为可满足上述要求,因为PAL16R4PAL16R4的的输出缓冲器是反相器输出缓冲器是反相器,所,所以以4 4个触发器个触发器Q Q端的状态与上表中的端的状态与上表中的Y Y状态相反,则状态相反,则Q Q3 3Q Q2 2Q Q1 1Q Q0 0的状态转的状态转换顺序应如下表所示:换顺序应如下表所示:表表8-2-3 PAL16R4中触发器的状态转换表中触发器的状态转换表2021/9/1721据表据表8-2-38-2-3化简可得各个触发器的状态方程为:化简可得各个触发器的状态方程为:驱动方程为:驱动方程为:2021/9/1722用用PAL16R4实现四
15、实现四位循环码计数器位循环码计数器2021/9/17238.2.3 通用阵列逻辑(通用阵列逻辑(GAL)Generic Array Logic四、四、PAL的特点:的特点:1)“与与”阵列可编程方法能提供较高的性能和最有效的结构,阵列可编程方法能提供较高的性能和最有效的结构,每个输出所需的乘积项的数量由每个输出所需的乘积项的数量由“或或”阵列固定;阵列固定;2)灵活性强,在现代电子行业中仍大量使用)灵活性强,在现代电子行业中仍大量使用。3)PAL的的缺点缺点是采用熔丝工艺,一旦编程后就不能修改。是采用熔丝工艺,一旦编程后就不能修改。1980年以来,随着年以来,随着E2CMOS工艺的发展,工艺的
16、发展,GAL器件出现,器件出现,GAL从结构上可分为两类:一类是类似从结构上可分为两类:一类是类似PAL结构,即结构,即“与与”阵列阵列可编程而可编程而“或或”阵列固定,如阵列固定,如GAL16V8、GAL20V8等;另一类则等;另一类则是与阵列和或阵列可同时编程,如是与阵列和或阵列可同时编程,如LATTIC 公司的公司的GAL39V8。一、一、GAL的基本结构:的基本结构:2021/9/1724 GAL较较PAL相比,其结构仅在输出结构上不同,其输出引脚提供了相比,其结构仅在输出结构上不同,其输出引脚提供了一个一个输出逻辑宏(输出逻辑宏(OLMCOutput Logic Macro Cell
17、),OLMC的应的应用大大提高了用大大提高了GAL输出的灵活性,基本上可用同一种型号的输出的灵活性,基本上可用同一种型号的GAL器件实器件实现现PAL器件所有的各种输出电路工作模式。器件所有的各种输出电路工作模式。现以现以GAL16V8为例,介绍为例,介绍GAL器件一般结构形式和工作原理。器件一般结构形式和工作原理。GAL16V8有一个有一个32X64位的可编程位的可编程“与与”逻辑阵列,逻辑阵列,8个个OLMC,10个输入缓冲器,个输入缓冲器,8个三态输出缓冲器和个三态输出缓冲器和8个反馈个反馈/输入缓冲器。输入缓冲器。GAL16V8的的“与与”逻辑阵列的每个交叉点上设有逻辑阵列的每个交叉点
18、上设有E2CMOS 编程单元。编程单元。例:例:图图8.2.6 由由3个编程单元构成的与门个编程单元构成的与门2021/9/17252021/9/1726 GAL16V8的组成的组成“或或”逻辑阵列的逻辑阵列的8个或门分别包含于个或门分别包含于8个个OLMC中,中,它们和它们和“与与”逻辑阵列的连接是固定的。逻辑阵列的连接是固定的。GAL16V8中还有一些编程单元。编程单元的地址分配和功能划分情中还有一些编程单元。编程单元的地址分配和功能划分情况如图况如图8.2.7所示。所示。图图8.2.7 GAL16V8编编程单元的地址分配程单元的地址分配2021/9/1727二、二、OLMC介绍:介绍:O
19、LMC中包含一个或门、一个中包含一个或门、一个D触发器和由触发器和由4个数据选择器及一些门个数据选择器及一些门电路构成的控制电路。如图电路构成的控制电路。如图8.2.8所示:所示:图图8.2.8 OLMC的结构框图的结构框图2021/9/1728 图图8.2.8中中AC0、AC1(n)、)、XOR(n)都是结构控制字中的一位数)都是结构控制字中的一位数据,通过对结构控制字编程,便可设定据,通过对结构控制字编程,便可设定OLMC的工作模式。的工作模式。GAL16V8的的结构控制字如图结构控制字如图8.2.9所示:所示:图图8.2.9 GAL16V8结构控制字的组成结构控制字的组成 图图8.2.8
20、中的或门有中的或门有8个输入端,来自与逻辑阵列的输出;异或门用于个输入端,来自与逻辑阵列的输出;异或门用于控制输出函数的极性。当控制输出函数的极性。当XOR(n)为)为0时,异或门的输出与或门的输出时,异或门的输出与或门的输出同相,否则反相。同相,否则反相。2021/9/1729列的第一乘积项当中选择一个作为输出三态缓冲器的控制信号,如表列的第一乘积项当中选择一个作为输出三态缓冲器的控制信号,如表8-2-4所示。所示。2021/9/1730表表8-2-4 TSMUX的控制功能表的控制功能表8-2-5所示。所示。2021/9/1731表表8-2-5 FMUX的控制功能表的控制功能表 OLMC的工
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 第八 可编程 逻辑 器件 PLD PowerPoint
![提示](https://www.taowenge.com/images/bang_tan.gif)
限制150内