设计4-数字时钟电路设计课件上课讲义.ppt
《设计4-数字时钟电路设计课件上课讲义.ppt》由会员分享,可在线阅读,更多相关《设计4-数字时钟电路设计课件上课讲义.ppt(62页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、设计4-数字时钟电路设计课件二、数字时钟原理二、数字时钟原理时显示器分显示器秒显示器译码器时计数器译码器分计数器译码器秒计数器校时电路振荡器分频器秒脉冲235959三、主体电路的设计与装调 主体主体电路是由功能部件或路是由功能部件或单元元电路路组成成的。在的。在设计这些些电路或路或选择部件部件时,尽量,尽量选用同用同类型的器件,如所有功能部件都采用型的器件,如所有功能部件都采用TTLTTL集成集成电路或都采用路或都采用CMOSCMOS集成集成电路。整个系路。整个系统所用的器件种所用的器件种类应尽可能少。下面介尽可能少。下面介绍各功各功能部件与能部件与单元元电路的路的设计。1.振荡器的设计振荡器
2、的设计 振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度,通常选用石英晶体构成振荡器电路。一般来说,振荡器的频率越高,计时精度越高。1.振荡器的设计 如图所示为晶体振荡器电路,常取晶振的频率为32768Hz,经分频 电路,可得到1Hz的标准脉冲 1.振荡器的设计 本课题采用集成电路定时器555与RC组成多谐振荡器,一方面是为了练习555集成块的使用,同时可节省器材。C2用来滤除电源电流跳变引入的高频干扰2.分频器分频器的功能主要有两个:a.产生标准秒脉冲信号 b.提供功能扩展电路所需要的信号,如仿 电台报时用的1kHz的高音频信号和500Hz的低音频信号等 选用3片
3、中规模集成电路计数器74LS90可以完成上述功能 因每片为1/10分频,3片级联则可获得所需要的频率信号 即第1片的Q0端输出频率为500Hz,第2片的Q3端输出为10Hz,第3片的Q3端输出为1Hz异步清零R01、R02异步置9端R91、R92计数时:R01或R02为低电平 及R91或R92为低电平 或全部低电平QA与CKB相连 74LS90十进制计数器3.计数器计数器 秒、分为60进制计数器,时为24进制计数器(1)60进制计数器 由十进制和六进制级联而成。十进制由74LS90组成,六进制由74LS92组成,引脚图如下:异步清零R01、R02计数时:R01或R02为低电平QA与CKB相连
4、74LS92十二进制计数器60进制计数器连线图74LS92六分频接线:Q3 Q2 Q1 Q00 1 0 1 (5)1 0 0 0 (6)(2)二十四进制计数器当:“24”时,两集成块的R01、R02均为“1”,两计数器清零Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q00 0 1 0 (2)0 1 0 0 (4)4.译码器和显示器 采用74LS48译码,与8421编码器配合BI、LT应为高电平七段LED共阴极显示器5.校时电路的设计 当数字钟接通电源或者计时出现误差时,需要校正时间(或称校时)校时是数字钟应具备的基本功能。一般电子手表都具有时、分、秒等校时功能 为使电路简单,这里只进行分和小时的
5、校时 5.校时电路 采用74LS00(四二与非门)74LS04(六反相器)校时电路原理图四、功能扩展电路的设计 定时控制电路的设计仿广播电台正点报时电路的设计报整点时数电路的设计触摸报整点时数电路的设计 数字钟在指定的时刻发出信号,或驱动音响电路“闹时”;或对某装置的电源进行接通或断开“控制”。不管是闹时还是控制,都要求时间准确,即信号的开始时刻与持续时间必须满足规定的要求。1.定时控制电路的设计 例 要求上午7时59分发出闹时信号,持续时间为1分钟。解 7时59分对应数字钟的时个位时个位计数器的状态为(Q3Q2Q1Q0)H1=0111,分十位分十位计数器的状态为(Q3Q2Q1Q0)M2=01
6、01,分个位分个位计数器的状态为(Q3Q2Q1Q0)M1=1001。若将上述计数器输出为“1”的所有输出端经过与门电路去控制音响电路,可以使音响电路正好在7点59分响,持续1分钟后(即8点时)停响。1.定时控制电路的设计1.定时控制电路的设计所以闹时控制信号Z的表达式为 式中,M为上午的信号输出,要求M=1 如果用与非门实现上式所表示的逻辑功能,则可以将Z进行布尔代数变换,即 1.定时控制电路的设计2.仿广播电台正点报时电路的设计 仿广播电台正点报时电路的功能要求是:每当数字钟计时快要到正点时发出声响;通常按照4低音1高音的顺序发出间断声响;以最后一声高音结束的时刻为正点时刻。2.仿广播电台正
7、点报时电路的设计 设4声低音(约500Hz)分别发生在59分51秒、53秒、55秒及57秒,最后一声高音(约1kHz)发生在59分59秒,它们的持续时间均为1秒。由表可得 Cp(秒)Q3S1Q2S1Q1S1Q0S1功能500000510001鸣低音520010停530011鸣低音540100停550101鸣低音560110停570111鸣低音581000停591001鸣高音000000停秒个位计数器状态秒个位计数器状态2.仿广播电台正点报时电路的设计只有当 分十位的Q2M2Q0M2=11 分个位的Q3M1Q0M1=11 秒十位的Q2S2Q0S2=11秒个位的Q0S1=1时 音响电路才能工作 3
8、.报整点时数电路的设计 报整点时数电路的功能是:每当数字钟计时到整点时发出音响,且几点响几声。实现这一功能的电路主要由以下几部分组成:减法计数器 完成几点响几声的功能。即从小时计数器的整点开始进行减法计数,直到零为止。编码器 将小时计数器的5个输出端Q4、Q3、Q2、Q1、Q0按照“12翻1”的编码要求转换为减法计数器的4个输入端D3、D2、D1、D0所需的BCD码。逻辑控制电路 控制减法计数器的清“0”与置数。控制音响电路的输入信号。3.报整点时数电路-减法计数器 减法计数器选用74LS191,各控制端的作用如下:为置数端。当=0时将小时计数器的输出经数 据输入端D0D1D2D3的数据置入。
9、为溢出负脉冲输出端。当减计数到“0”时,输出一个负脉冲。为加/减控制器。=1时减法计数。CPA为减法计数脉冲,兼作音响电路的控制脉冲。3.报整点时数电路-编码器 分分进位脉冲位脉冲小小时计数器数器输出出减法减法计数器数器输入入CPQ4Q3Q2Q1Q0D3D2D1D0100001000120001000103000110011400100010050010101016001100110700111011180100010009010011001101000010101110001101112100101100 编码器是由与非门实现的组合逻辑电路,其输出端的逻辑表达式由5变量的卡诺图可得:D1的逻
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 设计 数字 时钟 电路设计 课件 上课 讲义
限制150内