第9章FPGA可编程逻辑器件.ppt

《第9章FPGA可编程逻辑器件.ppt》由会员分享，可在线阅读，更多相关《第9章FPGA可编程逻辑器件.ppt（43页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、可编程逻辑器件2021/9/171厂商nAlteranXilinxnLatticenACTEL随着可编程逻辑器件应用的日益广泛，许多IC制造厂家涉足PLD/FPGA领域。目前世界上有十几家生产CPLD/FPGA的公司，最大的三家是：ALTERA，XILINX，Lattice，其中ALTERA和XILINX占有了60%以上的市场份额。2021/9/1721。ALTERA：九十年代以后发展很快，是最大可编程逻辑器件供应商之一。主要产品有：MAX3000/7000,FLEX10K,APEX20K，ACEX1K，Stratix，Cyclone等。开发软件为QuartusII。2。XILIXN：FPGA

2、的发明者，老牌FPGA公司，是最大可编程逻辑器件供应商之一。产品种类较全，主要有：XC9500，Coolrunner，Spartan,Virtex等。开发软件为ISE。通常来说，在欧洲和美国用Xilinx的人多，在日本和亚太地区用ALTERA的人多。全球PLD/FPGA产品60%以上是由Altera和Xilinx提供的。可以讲Altera和Xilinx共同决定了PLD技术的发展方向。2021/9/1733。Lattice：Lattice是ISP技术的发明者,ISP技术极大的促进了PLD产品的发展，与ALTERA和XILINX相比，其开发工具略逊一筹。中小规模PLD比较有特色，1999年推出可编

3、程模拟器件。99年收购Vantis（原AMD子公司）,成为第三大可编程逻辑器件供应商。2001年12月收购agere公司（原Lucent微电子部）的FPGA部门。主要产品有ispMACH4000，EC/ECP,XO,XP以及可编程模拟器件等4。ACTEL：反熔丝（一次性烧写）PLD的领导者，由于反熔丝PLD抗辐射，耐高低温，功耗低，速度快，所以在军品和宇航级上有较大优势。ALTERA和XILINX则较少涉足军品和宇航级市场。ACTEL在中国地区代理商是裕利（科汇二部)和世强电讯2021/9/174概概九十年代以后发展很快，最大的可编程逻辑器件供应商之一左图：位于硅谷圣侯塞的ATERA总部1、2

4、021/9/175开发软件开发软件MAX+PLUSII普遍认为MaxplusII曾经是最优秀的PLD开发平台之一，适合开发早期的中小规模PLD/FPGA,目前已经由QuartusII替代，不再推荐使用。QuartusIIAltera新一代FPGA/PLD开发软件，适合新器件和大规模FPGA的开发，已经取代MaxplusII。SOPCBuilder:配合QuartusII，可以完成集成CPU的FPGA芯片的开发工作DSPBuilder:QuartusII与Mathlab的接口，利用IP核在Mathlab中快速完成数字信号处理的仿真和最终FPGA实现软件下载目前有两种免费软件可以下载：1.Maxp

5、lusIIBaseline版，支持30,000门以下所有设计,支持原理图,AHDL语言，支持波形仿真,时间分析,编程下载.约40M,目前已经不推荐使用，建议使用QuartusIIWeb版2.QuartusIIWeb版免费下载支持Altera绝大多数器件设计,支持原理图,HDL语言，支持波形仿真,时间分析,编程下载，和全版本的功能相差不大2021/9/176Altera器件的命名 EP1M120F484C7A器件类型封装形式工作温度引脚数目速度等级可选后缀器件系列图5.2 APEX20KC、APEX、Mercury、Excalibur和Stratix系列器件的命名方法 2021/9/1771.M

6、AX器件n近15年CPLD发展和创新的基础上，Altera推出了低成本的CPLD-MAX系列器件，这些器件采用新的查找表(LUT)体系，采用TSMC的0.18m嵌入Flash工艺。2021/9/178nMAX系列上一代MAX产品相比，成本降低了一半，功耗只有其1/10，同时保持了MAX系列原有的瞬态启动、单芯片、非易失性和易用性。新的系列器件容量翻了两番，性能是上一代MAXCPLD的两倍多，使消费类、通信、工业和计算机产品的设计者能够采用MAX器件替代昂贵和不够灵活的小型ASIC。MAX系列器件的主要特征系列器件的主要特征。1.成本优化的架构n传统上，CPLD由基于宏单元的逻辑阵列块(LAB)

7、和特定的全局布线矩阵组成。这种基于宏单元的架构，随着逻辑密度的增加，布线区域呈指数增长，因此当密度大于512宏单元时，不具有高效的可升级性(见图1.1)。2021/9/179图1.1 低成本的MAX架构占用更小的裸片面积 2021/9/1710n在传统的CPLD架构中，随着LAB数量的增加，布线资源指数性增长，布线资源占据了裸片面积的主导地位。而MAX CPLD架构中，随着LAB数量的增加，布线仅呈线性增长，因而可获得更多的裸片面积。n新型MAXCPLD架构包括基于LUT的LAB阵列、非易失性Flash存储器块和JTAG控制电路(见图1.2)。2021/9/1711图1.2 MAX器件平面图

8、2021/9/1712n2低功耗nMAX器件是动态功耗较低的CPLD。图1.3给出了MAX和上一代MAX器件之间的功耗对比。图1.3 MAX器件与MAX器件的功耗对比 2021/9/17133高性能MAX器件支持高达300MHz的内部时钟，可为用户提供更高的系统级性能。与以前的MAX7000A系列相比，MAX器件内部性能提高了两倍。4用户Flash存储器MAXCPLD内用户Flash存储器是一个容量为8K比特，用户可访问且可编程的Flash存储器块，可用于存储用户自己定义的数据。这相当于在MAX器件内部集成了一个非易失性的存储器，从而可减少系统芯片数量和成本。2021/9/1714n5.实时在

9、系统可编程能力(ISP)nMAX器件支持实时在系统可编程(ISP)，允许用户编程正在工作的器件。这个功能使得用户可以快速地进行现场产品升级，而无须将设备断电之后再重新进行初始化配置。nMAX器件中，将Flash配置块和可编程逻辑块分离，使得实时ISP成为可能。新的设计能够直接下载到器件中，也可以等到下一个上电循环的时候再加载。有了实时ISP功能，MAX器件可以快速升级，不会因为系统停止运行或派遣人员去现场升级而产生昂贵的费用。2021/9/1715n使用实时ISP功能的第一步是通过一个确定的或者远程的连接(例如一个电话调制解调器或一个以太网连接)，将编程比特流发送给应用系统(见图1.9)，然后

10、远程升级系统通过JTAG端口将数据发送给配置Flash存储器并存储起来。n在下载的过程中，用户Flash存储器、可编程逻辑以及I/O管脚依然在工作状态，保持正常运行不受干扰。I/O管脚工作不受干扰的意思是指所有的管脚仍然处在已知的工作状态，升级过程不会引入任何毛刺干扰。在系统保持运行的前提下，新的编程比特流可以在任何时候下载到配置Flash存储器中。2021/9/1716图1.9 下载编程比特流 2021/9/1717下载后的新比特流可以立即更新可编程逻辑(见图1.10)，在更新过程中一旦可编程逻辑更新完成，I/O管脚即进入工作状态。另外，新的编程比特流也可以保存在配置Flash存储器中，直到

11、下一个上电循环，比如可以在系统使用较少的时候进行更新。2021/9/1718图1.10 逻辑配置 2021/9/17191.2Cyclone器件n1.新型可编程架构nCyclone系列器件基于一种全新的低成本架构，从设计之初就充分考虑了成本的节省，因此可以为价格敏感的应用提供全新的可编程的解决方案。n低成本FPGA的设计过程要面临许多的挑战，其中最具挑战性的就是如何在性能、特性以及价格中间找到一个合适的定位。以确保在可编程片上系统(SOPC)方案中既可以提供充足的逻辑单元和存储器容量，又不会使价格过高。Altera中等规模FPGA，2003年推出，0.13um工艺,1.5v内核供电。2021/

12、9/1720nCyclone器件设计时选择了较小的封装形式，以提供给用户足够的I/O管脚和良好的功耗特性。在此基础上，根据封装的物理尺寸定义裸片连接点的最大尺寸，装入尽可能多的逻辑结构和存储器块，从而保证每种封装都装入最多的逻辑资源。1)Cyclone架构nCyclone架构参考图1.18所示，垂直结构的逻辑单元(LE)、嵌入式存储块和锁相环(PLL)，周围环绕着I/O单元(IOE)(图1.18)，高效的内部连线和低延时的时钟网络保证了每个结构单元之间时钟和数据信号的连通性。2021/9/1721图1.18 EP1C20 器件平面图 2021/9/1722nCyclone器件的容量最小为291

13、0个逻辑单元及59904比特存储器，最大为20060个逻辑单元和294912比特存储器。2)时钟分配n所有Cyclone器件由最多8根全局时钟线组成的全局时钟网络驱动，从器件的任何位置都可以访问这些时钟线，它们的驱动源可以是输入引脚、锁相环的输出时钟、DDR/PCI接口的输入信号以及内部逻辑生成的输出信号(如图1.19所示)。2021/9/1723图1.19 Cyclone器件时钟网络 2021/9/1724n2.嵌入式存储资源nCyclone器件在FPGA上实现低成本的数字信号处理(DSP)系统提供了一个理想的平台。它为设计工程师提供了灵活的硬件解决方案，能够实现设计中所需的多个乘法器。Cy

14、clone器件中的M4K块可用来实现软乘法器，以满足图像处理、音频处理和消费类电子系统的需要。软乘法器可以根据所需数据位宽、系数位宽来定制，并且根据需要选择精度2021/9/17253.专用外部存储接口电路nCyclone器件通过片内内嵌的专用接口电路实现与双数据速率(DDR)SDRAM和FCRAM以及单数据速率(SDR)SDRAM器件进行快速可靠的数据交换，最高速率可达到266Mbps。如果再结合针对Cyclone器件优化的即取即用的IP(IntellectualProperty)控制器核，工程师可以在几分钟之内将一个SDRAM和FCRAM的功能合并到一个系统之中。2021/9/1726nD

15、DRSDRAM拥有与SDR相同的结构，但是在时钟的上下沿都传输数据，从而使数据交换的带宽加倍。FCRAM则是一种延迟时间较低、基于SRAM功能架构的存储器件。在大容量、低功耗的应用环境下，FCRAM提供了更好的性能。和SDRAM类似，FCRAM支持在时钟的上下两个沿进行数据交换，适用于流水线存储和预置数据操作，与SDRAM架构的存储器相比，所需的访问时钟周期大大减少。2021/9/17274.支持接口及协议1)PCInPCI是一个标准的总线型接口，通常用于集成组件、外设插板，还用于处理器和存储系统之间的内部连接。Cyclone器件兼容3.3VPCI局部总线规范2.2版本，支持高达66MHz的3

16、2位PCI总线。Cyclone器件中的I/O单元经过专门设计，可以匹配严格的PCI标准所要求的建立和保持时间。2021/9/17282)10/100及千兆以太网n以太网是局域网(LAN)中使用最广泛的访问方式，其定义的标准是IEEE802.3标准。用Cyclone器件实现的以太网媒体存取控制器与物理层器件的接口速率可以达到10Mbps、100Mbps或1Gbps最大带宽。如果结合针对Cycloen器件优化的IP核，用户可以很容易地在Cyclone芯片中实现以太网的MAC功能。3)串行总线接口nCyclone器件支持一系列的串行总线接口，如串行外设接口(SPI)、I2C、IEEE1394标准和通

17、用串行总线(USB)，如表1.8所示。2021/9/1729表1.8Cyclone器件支持的串行总线接口 表1.8中的最大带宽大于等于数据速率。4)通信协议Cyclone器件支持一系列的通信协议，包括E1、E3、T1、T3和SONET/SDH(见表1.9)等。2021/9/1730表1.9Cyclone器件支持的通信协议 E1和E3是欧洲数字传输标准；T1和T3是相应的北美数字传输标准；SONET/SDH是光纤上的数字传输标准。2021/9/1731n5锁相环的实现Cyclone器件内置最多2个增强型锁相环，可给用户提供高性能的时钟管理能力，如频率合成、可编程移相、片外时钟输出、可编程占空比、

18、失锁检测以及高速差分时钟信号的输入和输出等。2021/9/17326支持Nios系列嵌入式处理器nCyclone器件可以实现Nios嵌入式处理器，而且只占用不到600个逻辑单元(LE)，因此在含多达20260个LE的最大Cyclone器件中，可以将多个Nios处理器集成到一个Cyclone器件中。nNios系列嵌入式处理器以第一代Nios处理器为基础，提供三种内核来满足嵌入式处理器的应用。设计者可以从高性能内核(超过200DMIPS)、低成本内核和性价比平衡的标准内核中进行选择。2021/9/17337.配置方案n串行配置器件系列包括EPCS1和EPCS4两个产品，分别提供1Mb和4Mb的存储

19、容量。该配置器件在保证低成本的同时还具备在系统编程(ISP)能力和多次编程能力，且具有包括ISP和Flash存储器访问接口等特性，8引脚小外形封装，增加了在低价格、小面积应用领域的使用机会。2021/9/1734图1.28 串行配置器件 2021/9/17351.3Cyclone器件主要特性2005年开始推出，90nm工艺，1.2v内核供电，属于低成本FPGA，性能和Cyclone相当，提供了硬件乘法器单元Cyclone器件可提供4608到68416个逻辑单元(LE)，包括了嵌入式1818位乘法器、专用外部存储器接口电路、4Kb嵌入式存储器块、锁相环(PLL)和高速差分I/O等功能。2021/

20、9/17361.4Stratix器件主要特点altera大规模高端FPGA，2002年中期推出，0.13um工艺，1.5v内核供电。集成硬件乘加器,芯片内部结构比Altera以前的产品有很大变化。高性能的Stratix器件架构由纵向逻辑阵列块(LogicArrayBlock,LAB)、TriMatrix存储块、数字信号处理(DSP)块、锁相环(Phase-LockedLoop，PLL)和I/O单元构成，如图1.36所示。速度优化的内部互连线和低偏移时钟网络为这些结构之间的时钟和数据信号提供连接。2021/9/1737图1.36 Stratix器件架构 2021/9/17381.5Stratix

21、器件nStratix的下一代产品，2004年中期推出，90um工艺，1.2v内核供电，大容量高性能FPGA。Stratix器件采用了创新性的逻辑结构，和上一代StratixFPGA相比，平均性能快50%，逻辑容量增加了一倍，具有多达180K个等效逻辑单元(LE)和9Mb的RAM，而成本比上一代FPGA大大降低1.6StratixGX系列StratixGX器件基于Altera的Stratix体系，融合最快的FPGA架构和高性能的数千兆位收发器技术，具有多达20个、高达3.125Gbps的全双工收发器通道，满足了高速背板和芯片至芯片通信的需求。2021/9/1739主流芯片选型指导：主流芯片选型指

22、导：1.主流主流PLD产品：产品：MAXII：新一代PLD器件，0.18umfalsh工艺，2004年底推出，采用FPGA结构,配置芯片集成在内部，和普通PLD一样上电即可工作。容量比上一代大大增加，内部集成一片8Kbits串行EEPROM，增加很多功能。MAXII采用2.5v或者3.3v内核电压，MAXIIG系列采用1.8v内核电压。简评：性价比不错，未来几年主流器件，推荐使用，不过MAXII容量较大，对于只需要几十个逻辑单元的简单逻辑应用，建议使用小容量的EPM3000A系列芯片MAXII器件家族器件家族FeatureEPM240/GEPM570/GEPM1270/GEPM2210/G逻辑

23、单元(LE)2405701,2702,210等效宏单元（Macrocell）1924409801,700最大用户IO80160212272内置Flash大小(bit)8K8K8K8K管脚到管脚延时(ns)3.6-4.53.6-5.53.6-6.03.6-6.52021/9/17402.主流主流FPGAAltera的主流FPGA分为两大类，一种侧重低成本应用，容量中等，性能可以满足一般的逻辑设计要求，如Cyclone，CycloneII；还有一种侧重于高性能应用，容量大，性能能满足各类高端应用，如Startix，StratixII等，用户可以根据自己实际应用要求进行选择。在性能可以满足的情况下，

24、优先选择低成本器件。型号（1.5V）逻辑单元锁相环M4KRAM块备注EP1C32,910113每块RAM为4Kbit，可以另加1位奇偶校验位EP1C44,000217EP1C65,980220EP1C1212,060252EP1C2020,0602642021/9/17411.5v逻辑单元LE512bitRAM块4KbitRAM块512KMegaRAM块DSP块备注EP1S1010570946016每个DSP块可实现4个9x9乘法/累加器RAM块可以另加奇偶校验位EP1S201846019482210EP1S2525660224138210EP1S3032470295171412EP1S404

25、1250384183414EP1S6057120574292618EP1S8079040767364922EP1S120114140111852012282021/9/1742StratixII系列概览系列概览功能功能EP2S15EP2S30EP2S60EP2S90EP2S130EP2S180自适应逻辑模块（ALM）6,24013,55224,17636,38453,01671,760等效逻辑单元（LE）15,60033,88060,44090,960132,540179,400M512RAM块(512bits)104202329488699930M4KRAM块(4Kbits）78144255408609768M-RAM块(512K）012469总共RAMbits419,3281,369,7282,544,1924,520,4486,747,8409,383,040DSP块（每个DSP包含4个18x18乘法器）121636486396锁相环（PLL）6612121212最大可用I/O管脚3585427028861,1101,1582021/9/1743