数字频率计_课程设计报告.doc
《数字频率计_课程设计报告.doc》由会员分享,可在线阅读,更多相关《数字频率计_课程设计报告.doc(30页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、课程设计报告 设计题目:院 系:设 计 者:学 号:目 录第一章 设计目的3第二章 设计任务和设计要求4 2.1 设计任务及基本要求 2.2.系统结构要求第三章 系统概述5 3.1概述 3.2设计原理及方案第四章 单元电路设计及分析9 4.1 时基电路4.2逻辑控制电路4.3计数电路4.4锁存电路4.5显示译码电路4.6 闸门电路 4.7 报警电路第五章 安装与调试过程195.1 电路的安装过程5.2 电路的调试过程5.3 出现的问题及解决办法第六章 结果分析22第七章 收获与体会24第八章 元件清单26第九章 实现结果实物图27附录A 参考文献 第一章设计目的:1. 了解数字频率计测量频率与
2、测量周期的基本原理;2. 熟练掌握数字频率计的设计与调试方法及减小测量误差的方法。3. 本设计与制作项目可以进一步加深我们对数字电路应用技术方面的了解与认识,进一步熟悉数字电路系统设计、制作与调试的方法和步骤。4. 针对电子线路课程要求,对我们进行实用型电子线路设计、安装、调试等各环节的综合性训练,培养我们运用课程中所学的理论与实践紧密结合,独立地解决实际问题的能力。 第二章设计任务及要求:2.1设计任务及基本要求:设计一简易数字频率计,其基本要求是:1)测量频率范围0Hz;2)最大读数HZ,闸门信号的采样时间为1s;.3)被测信号可以是正弦波、三角波和方波;4)显示方式为6位十进制数显示;5
3、)具有超过量程报警功能。5)输入信号最大幅值可扩展。6)测量误差小于+-0.1%。7)完成全部设计后,可使用EWB进行仿真,检测试验设计电路的正确性。2.2.系统结构要求数字频率计的整体结构要求如图所示。图中被测信号为外部信号,送入测量电路进行处理、测量。波形整形计数器数码显示显示u振荡电路分频器控制门数据锁存器显示译码器被测信号 第三章3.1概述:频率计的基本原理是用一个频率稳定度高的频率源作为基准时钟,对比测量其他信号的频率。通常情况下计算每秒内待测信号的脉冲个数,此时我们称闸门时间为1秒。闸门时间也可以大于或小于一秒。闸门时间越长,得到的频率值就越准确,但闸门时间越长则没测一次频率的间隔
4、就越长。闸门时间越短,测的频率值刷新就越快,但测得的频率精度就受影响。本文。数字频率计是用数字显示被测信号频率的仪器,被测信号可以是正弦波,方波或其它周期性变化的信号。电子系统非常广泛的应用领域内,到处可见到处理离散信息的数字电路。数字电路制造工业的进步,使得系统设计人员能在更小的空间内实现更多的功能,从而提高系统可靠性和速度。 如配以适当的传感器,可以对多种物理量进行测试,比如机械振动的频率,转速,声音的频率以及产品的计件等等。因此,数字频率计是一种应用很广泛的仪器数字集成电路广泛用于计算机、控制与测量系统,以及其它电子设备中。一般说来,数字系统中运行的电信号,其大小往往并不改变,但在实践分
5、布上却有着严格的要求,这是数字电路的一个特点。数字集成电路作为电子技术最重要的基础产品之一,已广泛地深入到各个应用领域。 3.2设计原理及方案数字频率计是直接用十进制的数字来显示被测信号频率的一种测量装置。它不仅可以测量正弦波、方波、三角波和尖脉冲信号的频率 ,而且还可以测量它们的周期。所谓频率就是在单位时间(1s)内周期信号的变化次数。若在一定时间间隔T内测得周期信号的重复变化次数为N,则其频率为f=N/T,据此,设计方案框图如图1所示:计数电路闸门电路整形电路Fx 被测信号振荡器译码显示控制电路时基电路锁存器图中脉冲形成的电路的作用是将被测信号变成脉冲信号,其重复频率等于被测信号的频率f。
6、,时间基准信号发生器提供标准的时间脉冲信号,若其周期为1s,则们控电路的输出信号持续时间亦准确的等于1s。闸门电路由标准秒信号进行控制当秒信号来到时,闸门开通,被测脉冲信号通过闸门送到计数器译码显示电路。秒信号结束时闸门关闭,技计数器得的脉冲数N是在1秒时间内的累计数,所以被测频率f= N Hz 同时由图可知数字频率计由八部分组成:时基电路,逻辑控制电路,闸门电路,整形电路,计数电路,锁存器,译码显示器和振荡电路。时基信号发生器提供标准的时间脉冲信号,其高电平持续时间为1S。闸门电路由标准时间信号进行控制,在时基脉冲的上升沿到来时闸门开启,计数器开始计数,在同一脉冲的下降沿到来时,闸门关闭,计
7、数停止计数。同时逻辑控制电路产生一个锁存信号输送到锁存器的使能端将结果锁存,并把锁存结果输送到译码器来控制七段显示器,这样就可以得到被测信号的数字显示的频率。而在锁存信号的上升沿到来时,逻辑控制电路产生一个清零信号将计数器清零,为下一次测量做准备,实现了可重复使用,避免两次测量结果相加使结果产生错误。被测信号频率通过计数锁存可直接从计数显示器上读出。各点的波形如图; 数字频率计的工作时序波形其中,1路为未知频率波形,2路为时基波形,3路为计数信号波形,4路为锁存信号波形,5路为清零信号波形。逻辑控制单元的作用有两个:其一,产生清零脉冲,使计数器每次从零开始计数;其二,产生所存信号,是显示器上的
8、数字稳定不变。这些信号之间的时序关系如图2(b)所示数字频率计由时基电路、控制电路、闸门电路、计数锁存和清零电路、脉冲形成电路和译码显示电路组成 第四章单元电路设计及分析4.1时基电路 时基电路的功能是产生一个高电平持续时间为1S的信号送到闸门电路以及一个周期为1S的信号送到逻辑控制电路。它由两部分组成,是一个32768和一个CC4060芯片以及两个T触发器组成。32768的核心是晶体振荡管,晶体振荡管提供一个频率稳定的32768hz的方波信号,由32768和CC4060连成的电路产生的2HZ脉冲信号送到逻辑控制电路,此脉冲信号在经过一个T触发器分频后得到高电平持续时间为1S的脉冲信号送入闸门
9、。 时基信号电路图如下;4.2逻辑控制电路逻辑控制电路的功能是在计数器计数完成后产生一个3S的锁存信号输送到锁存器的使能端将结果锁存,并把锁存结果输送到译码器来控制七段显示器,这样就可以得到被测信号的数字显示的频率。而在锁存信号的上升沿到来时,逻辑控制电路产生一个清零信号将计数器清零。逻辑控制电路由一个74LS160芯片和一个74LS138芯片组成以及两个非门。选用74LS160和一个非门改装成一个五进制计数器,再把五进制计数器前三个输出端对应的接到74LS138的三个输入端A2,A1,A0,从时基电路送来的周期为1S的脉冲信号输送到74LS160的端,于是在脉冲信号的不断作用下的输出端从的非
10、之间不断变化。其中的非信号经过一个非门送到计数器的,端使计数器能够正常计数,的信号即是锁存信号,送到锁存器的端,的非信号是清零信号,送到锁存器的端。其电路图如下:4.3计数器计数器的功能是对闸门送来的被测信号的频率进行测量计数。根据精度要求,采用个十进制计数器级联,构成六次方计数器。十进制计数器仍采用实现。闸门电路的输出送到每个的端,计数器在的后输出信号的控制下对被测信号进行脉冲送数。其中计数器的清零信号由的的非输出端提供,控制信号由的的非输出端提供,计数器输出结果后送入锁存器。其电路图如下;4.4锁存电路锁存器的作用是将计数器在1s结束时的计数值进行锁存,使显示器获得稳定的测量值。因为计数器
11、在1s内要计算成千上万个输入脉冲,若不加锁存器,显示器上的数字将随计数器的输出而变化,不便于读数。如图2所示,1s的计数结束时。逻辑控制电路发出的锁存信号,将计数器此时的值送到译码器,因此显示器的数字是稳定的。选用了三片8D锁存器74LS273可以完成上述锁存功能。74LS273的真值表如表1所示。 表1 74LS273真值表 当时钟脉冲CP的上升沿到来时,锁存器的输出等于输入,即Q=D。从而将六个个十进制计数器即个位、十位、百位、千位、万位、十万位的输出值送到锁存器的输出端。正脉冲结束后,无论输入端D为何值,输出端Q的状态仍然保持原来的状态。所以在计数周期内,计数器的输出不会送到译码显示器。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字频率计 课程设计 报告
限制150内