NIOSII软核的点阵控制设计.docx

《NIOSII软核的点阵控制设计.docx》由会员分享，可在线阅读，更多相关《NIOSII软核的点阵控制设计.docx（20页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、SOPC课程设计报告NIOSII软核的点阵控制设计学院：专业：班级：学号：姓名：指导老师：一、实验内容本实验要求完成的任务是利用 Nios 软核处理器为核心控制器，在软核 CPU 中添加点阵控制接口并搭建对应电路，利用软件控制点阵的运行，在点阵的循环显示每个组员的名字、学号等信息。二、点阵显示原理1 点阵模块说明 此设计采用4块8*8的点阵块组成16*16的点阵显示模块1.1 8*8点阵块工作原理如图1所示。8*8点阵块工作方式:Q端加正电压,COM端接地时发光二管点亮。例如,当COM8接地且Q1Q8分别接高电平时,第一行亮。同理,当COM7接地,Q1Q8分别接高电平时,第二行亮。依此类推。当

2、Q5端加高电平时,分别让COM1COM8接地,第一列亮。其它列依此类推。1.216*16点阵模块用4块8*8的点阵块组成16*16的点阵模块显示汉字,连接关系如图2所示。Q0Q15成为点阵块的行线,COM0COM15形成点阵块的列线。1.3 行列驱动由循环计数器输出经放大后的驱动点阵,形成动态扫描,分别控制一列中的每个灯,当列线发出信号后,行线同时发出数据,这样就将一个汉字由左到右分成16列。在完成各列的同时,行线发出行数据,一个循环就可以将一个汉字完整的重现在16*16的点阵模块上。 本实验主要完成汉字字符在LED上的显示，16*16扫描LED点阵的工作原理与8位扫描数码管类似，只是显示的方

3、式与结果不一样而已。下面就本实验系统的16*16点阵的工件原理做一些简单的说明。16*16点阵由此256个LED通过排列组合而形成16行*16列的一个矩阵式的LED阵列，俗称16*16点阵。单个的LED的电路如下图11-1所示：图11-1 单个LED电路图由上图可知，对于单个LED的电路图当Rn输入一个高电平，同时Cn输入一个低电平时，电路形成一个回路，LED发光。也就是LED点阵对应的这个点被点亮。16*16点阵也就是由16行和16列的LED组成，其中每一行的所有16个LED的Rn端并联在一起，每一列的所有16个LED的Cn端并联在一起。通过给Rn输入一个高电平，也就相当于给这一列所有LED

4、输入了一个高电平，这时只要某个LED的Cn端输入一个低电平时，对应的LED就会被点亮。具体的电路如下图11-2所示：图11-2 16*16点阵电路原理图在点阵上显示一定有字符是根据其字符在点阵上的显示的点的亮灭来表示的如下图11-3所示： 图11-3 字符在点阵上的显示在上图中，显示的是一个“汉”字，只要将被“汉”字所覆盖的区域的点点亮，则在点阵中就会显示一个“汉”字。根据前面我们所介绍的点阵显示的原理。当我们选中第一列后，根据要显示汉字的第一列中所需要被点亮的点对应的Rn置为高电平，则在第一列中需要被点亮的点就会被点亮。依此类推，显示第二列、第三列第N列中需要被点亮的点。然后根据人眼的视觉原

5、理，将每一列显示的点的间隔时间设为一定的值，那么我们就会感觉显示一个完整的不闪烁的汉字。同时也可以按照这个原理来显示其它的汉字。下在上图中，在系统时钟的作用下，首先选取其中的一列，将数据输入让这列的LED显示其数据（当为高电平时LED发光，否则不发光）。然后选取下一列来显示下一列的数据。当完成一个16*16点阵的数据输入时，即列选择计数到最后一列后，再从第一列开始输入相同的数据。这样只要第一次显示第一列的数据和第二次显示第一列的数据的时间足够短，那么人的眼睛就会看到第一列的数据总是显示的，而没有停顿现象。同样的道理其它列也是这样，直到显示下一个汉字。在实际的运用当中，一个汉字是由多个八位的数据

6、来构成的，那么要显示多个汉字的时候，这些数据可以根据一定的规则存放到存储器中，当要显示这个汉字的时候只要将存储器中对应的数据取出显示即可。本实验的示例程序依次显示的是“欢迎使用嵌入式SOC开发系统 ”。数据量不大，所以没有放入存储器中，而在程序中直接输入对应的一个16位的数据。示例程序的字库数据的格式如下图11-5所示：图11-5 字库格式 图11-7 16*16点阵显示的电路框图在此实验中，16*16点阵由4个8*8点阵组成，考虑到LED电流功耗与FPGA电流功耗的关系，在实验的电路中加入驱动电路。具体电路如下图11-6所示。与FPGA的管脚连接如表11-1所示。三、设计步骤 1. 下面我们

7、建立一个点阵显示的工程1)选择 开始 程序 Altera QuartusII5.1，运行QUARTUSII软件。或者双击桌面上的QUARTUSII的图标运行QUARTUSII软件，出现如图1-3所示。 图1-3 QUARTUSII软件运行界面2)选择软件中的菜单File New Project Wizard，新建一个工程。如图1-4所示。图1-4 新建工程对话框3）点击图1-4中的NEXT进入工作目录，工程名的设定对话框如图1-5所示。第一个输入框为工程目录输入框，用户可以输入如e:/eda等工作路径来设定工程的目录，设定好后，所有的生成文件将放入这个工作目录。第二个输入框为工程名称输入框，第

8、三个输入框为顶层实体名称输入框。用户可以设定如EXP1，一般情况下工程名称与实体名称相同。使用者也可以根据自已的实际情况来设定工程名和顶层文件名。注：本处的顶层文件名必须和程序的实体名一致，否则编译会出错。 指定工程名称及工作目录4）点击NEXT，进入下一个设定对话框，按默认选项直接点击NEXT进行器件选择对话框。如图1-6所示。这里我们以选用CycloneII系列芯片EP2C35F672C8为例进行介绍。用户可以根据使用的不同芯片来进行设定。图1-6 器件选择界面首先在对话框的左上方的Family下拉菜单中选取CycloneII，在中间右边的Speed grade下拉菜单中选取8，在左下方的

9、Available devices框中选取EP2C35F672C8，点击NEXT完成器件的选取，进入EDA TOOL设定界面如图1-7所示。图1-7 EDA TOOL对话框5）按默认选项，点击Next出现新建工程以前所有的设定信息，如图1-8所示，点击Finish完成新建工程的建立。图1-8 新建工程信息2.硬件模块添加通过SOPCBuilder添加工程所需组件。在QuartusII中，点击工具栏中右侧的图标，或者通过单击菜单“Tools-SOPCBuilder”都可以启动它。1）添加NiosIICPUCore双击左侧选择组件栏中的NiosIIProcessor，弹出配置对话框2）添加RAM添

10、加内部RAM：选择memoryon-chipmemory，改名RAM；3）添加JTAG UART双击左侧选择组件栏中interfaceProtocols-Serial-JTAGUART。选用所有的默认设置，点击“Finish”完成添加，如下图所示。4）添加pio在左组件栏中添加GPIO。因为要定制4个按键输入I/O口，所以设定数据宽度“Width”为4，设定方向为“Itputportsonly”，点击“Finish”，如下图所示。依次添加下图pio5）添加完元件后，就要为每个外设分配基地址以及中断号（IRQ）。SOPCBuilder给我们提供了配置这两个的命令，通过这两个命令就可分别快速简单分

11、配外设基地址和中断。下图是添加完所有组件后的SOPCBuilder配置情况。然后生成硬件系统。6）设计顶层文件在quartusII中的图形编辑界面中进行管脚连接锁定工作将生成模块以图标形式添加到BDF文件中：于Quartus界面NewBlockDiagram/SchematicFile，于弹出画图界面双击空白弹出添加界面完成模块的输入输出接口连接7）引脚锁定和编译新建引脚锁定命令文件，FileNewTclScriptFile，弹出新窗口，将引脚锁定文件输入进去，通过查阅引脚文件从而对相应输入输出对应到硬件引脚上。然后编译工程:ProcessStartcompilation。8）配置FPGA这里

12、要打开实验板电源、连接USB下载线将生成的SOF文件下载到目标板上。步骤：ToolsProgrammer目标文件夹下载，选择USB-Blaster模式，通过JTAG口对FPGA进行配置；然后点Start，进度达到100%便可将其关闭9）NIOSII软件设计a) 打开NIOSIIIDE， 新建工程：FileNewProject，选择C/C+Application，Browse选择工程里面的ptf后缀文件，选择helloworldsmallFinish。b) 添加.c主程序文件：选中工程右击NewNIOSIIC/C+Application，输入程序。完成程序的添加后右击工程BuilderProje

13、ctd对工程编译。c) 选择RUNRUN，系统自动检测JTAG连接电缆于弹出窗口Main中选中工程，在TargetConnection选择电缆USB-BlasterRUN，观察实验结果。四、程序文件-下面是引用库 library ieee; -库函数use ieee.std_logic_1164.all;-定义了std_logic数据类型及相应运算use ieee.std_logic_arith.all;-定义了signed和unsigned数据类型、相应运算和相关类型转-换函数use ieee.std_logic_unsigned.all;-定义了一些函数，可以使std_logic_vect

14、or类 -型被当作符号数或无符号数一样进行运算-entity exp11 is -exp11为实体名 port( clk : in std_logic; -时钟输入 keyc : out std_logic_vector(15 downto 0); -点阵列控制 keyr : out std_logic_vector(15 downto 0) -点阵行显示 ); end exp11;-结束实体-architecture behave of exp11 is -behave为结构体名 signal cdount : std_logic_vector(3 downto 0);-信号量 表示列扫描频

15、率 signal dount : std_logic_vector(8 downto 0);-计数， signal S : std_logic_vector(3 downto 0);-单个汉字的扫描周期 begin process(clk) -显示时序控制 进程1 begin -以begin为标志开始结构体的描述 if clkevent and clk=1 then -上升沿 dount=dount+1;-计数累加 if dount=255 then if S=15 then S=0000; else s=S+1; end if; s=s+1; else s=S; end if; if cdo

16、unt15 then -控制列扫描频率 cdount=cdount+1; else cdountkeyckeyckeyckeyckeyckeyckeyckeyckeyckeyckeyckeyckeyckeyckeyckeyckeyckeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyr

17、keyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyr

18、keyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyr10 then case cdount is when 0000=keyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyrkeyr=11111; end case; end if; end process;-结束进程2 各个进程之间是并发执行的 end behave;-结束结构体behave五、实验感想1、通过本次实验，SOPC的软件的操作熟悉大部分，当然我不得要说的是，由于本次课程设计难度较大,而且还有

19、部分操作功能不太会使用，在前期的实验中造成了很大的阻力，当然这也考验了我们的耐心和毅力，也正是因为这样在实验的过程中花了很多时间，也出了不少错。2、当然进步就是建立在出错上以及不断简化实验步骤的基础上进行的，也可以这么说如果想要偷懒你就得有偷懒的办法，很多人说老想着偷懒有什么用，但是我们不可否认的是，这个世界就是发明了很多偷懒的工具才得以进步的不是吗？所以为了偷懒我还有很多需要进步的地方，我相信我在以后的实验中可以做得更好。3、我还要提的一点就是这样的学习方法确实很锻炼人，因为很多东西要你慢慢去琢磨，完全考验你的学习能力，会有很大的提高，当然与同学一起探讨的过程也是能学到很多。4、总的来说，通过本次课程设计，使我增加了对于SOPC的兴趣，提高了学习热情，进一步熟悉了quartus和nios软件的操作，对整个流程的有了更深刻的整体把握，增强了软件使用过程中分析问题解决问题的能力,收获很多。