时序逻辑电路分析.ppt

《时序逻辑电路分析.ppt》由会员分享，可在线阅读，更多相关《时序逻辑电路分析.ppt（30页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、 时序逻辑电路时序逻辑电路 -分析分析 11 概概 述述组组合合逻逻辑辑电电路路：如如译译码码器器，全全加加器器，数数据据选择器选择器时时序序逻逻辑辑电电路路：（简简称称时时序序电电路路）任任意意时时刻刻的的输输出出信信号号不不仅仅取取决决于于该该时时刻刻的的输输入入信信号号，而而且且还还取取决决于于电电路路原原来来的的状状态态，即即与与以前的输入信号有关。以前的输入信号有关。如如触触发发器器，寄寄存存器器，计计数数器器和和移移位位寄寄存存器器等等2反馈反馈输出方程输出方程驱动方程驱动方程状态方程状态方程3同步时序电路同步时序电路：所有存储电路中存储单元状态的变化所有存储电路中存储单元状态的变

2、化都是在同一时钟信号操作下同时发生的。都是在同一时钟信号操作下同时发生的。异步时序电路异步时序电路：存储单元状态的变化不是同时发生的。存储单元状态的变化不是同时发生的。可能有公共的时钟信号，也可能没有公共的时钟信号。可能有公共的时钟信号，也可能没有公共的时钟信号。米米利利（Mealy）型型电电路路：某某时时刻刻的的输输出出是是该该时时刻刻的的输输入和电路状态的函数入和电路状态的函数穆穆尔尔（Moore）型型电电路路：某某时时刻刻的的输输出出仅仅是是该该时时刻刻电电路状态的函数，与该时刻的输入无关，如同步计数器。路状态的函数，与该时刻的输入无关，如同步计数器。（*CP不是输入）不是输入）42 时

3、序逻辑电路的分析时序逻辑电路的分析根据其逻辑图分析出该电路实现的功能根据其逻辑图分析出该电路实现的功能分析步骤分析步骤1、从从给给定定的的逻逻辑辑图图中中写写出出每每个个触触发发器器的的驱驱动动方方程程（即即写写出出存存储储电电路路中中每每个个触触发发器器输输入入信信号号的逻辑表达式）；的逻辑表达式）；2、将将驱驱动动方方程程代代入入触触发发器器的的特特性性方方程程，得得出出每个触发器的状态方程；每个触发器的状态方程；3、根据逻辑电路写出电路的输出方程；、根据逻辑电路写出电路的输出方程；4、画状态转换表、画状态转换表/状态转换图状态转换图/时序图。时序图。5同步同步67异步异步Q0下降沿下降沿

4、83 寄存器寄存器时时 序序逻辑电路逻辑电路寄存器和移位寄存器寄存器和移位寄存器计数器计数器9Q3Q2Q1Q0&QQDQQDQQDQQDA0A1A2A3CLR取数取数脉冲脉冲接收接收脉冲脉冲(CP)寄存器：寄存器：存放多位二值代码。存放多位二值代码。每个触发器存放一位二进制数或一个逻辑变量，由每个触发器存放一位二进制数或一个逻辑变量，由n个触个触发器构成的寄存器可存放发器构成的寄存器可存放n位二进制数或位二进制数或n个逻辑变量的值。个逻辑变量的值。四位寄存器四位寄存器寄存器寄存器10四四位位寄寄存存器器111 2 3 45 6 7109814 13 12 111516171819201Q 1D

5、 2D 2Q 3Q 3D 4D 4Q GND输出输出控制控制时钟时钟VCC5D6D7D8D5Q6Q7Q8Q7 4 L S 3 7 4低电平低电平有效有效正边沿正边沿触发触发八八D寄存器寄存器：三态输出：三态输出共输出控制共输出控制共时钟共时钟12移位寄存器移位寄存器 所谓所谓“移位移位”，就是将寄存器所存各位数据，就是将寄存器所存各位数据，在每个移位脉冲的作用下，向左或向右移动一位。在每个移位脉冲的作用下，向左或向右移动一位。根据移位方向根据移位方向，常把它分成三种：，常把它分成三种：寄存器寄存器左移左移(a)寄存器寄存器右移右移(b)寄存器寄存器双向双向移位移位(c)13101114SDQQ

6、 DQQ DQQ DQQ D&A0A1A2A3RDCLRLOAD移位移位脉冲脉冲CP0串行串行输出输出数数 据据 预预 置置 3210存数存数脉冲脉冲清零清零脉冲脉冲四位并入四位并入-串出的左移寄存器串出的左移寄存器15R右移串行输入右移串行输入L左移串行输入左移串行输入A、B、C、D并行输入并行输入VCCQAQBQCQDS1S0CPQAQBQCQDCP S1S0CLRLDCBARABCDRLCLRGND74LS19415161413121110912345678011110 00 11 01 1直接清零直接清零保保 持持右移右移(从从QA向向QD移动移动)左移左移(从从QD向向QA移动移动)

7、并行输入并行输入 CLRCPS1 S0功功 能能16&G1S0S1CP1QA1QB1QC1QD1S0S1CP2QA2QB2QC2QD2R1R2A1B1C1D1A2B2C2D2D0D1D2D3D4D5D6+5V+5VCP启动启动脉冲脉冲移位移位脉冲脉冲&G2串行输出串行输出并行输入并行输入74LS194(1)74LS194(2)例：例：数据传送方式变换电路数据传送方式变换电路17寄存器各输出端状态寄存器各输出端状态QA1QB1QC1QD1QA2QB2QC2 QD2寄存器工作方式寄存器工作方式0 D0 D1 D2 D3 D4 D5 D6 1 0 D0 D1 D2 D3 D4 D5 1 1 0 D0

8、 D1 D2 D3 D4 1 1 1 0 D0 D1 D2 D3 1 1 1 1 0 D0 D1 D2 1 1 1 1 1 0 D0 D1 1 1 1 1 1 1 0 D0 CP并行输入并行输入(S1S0=11)并行输入并行输入(S1S0=11)右移右移(S1S0=01)右移右移(S1S0=01)右移右移(S1S0=01)右移右移(S1S0=01)右移右移(S1S0=01)在电路中，在电路中，“右移输入右移输入”端接端接 5V。18集成移位寄存器简介集成移位寄存器简介并行输入并行输出并行输入并行输出(双向双向)74LS194、74LS198、74LS299等等并行输入串行输出并行输入串行输出

9、74LS165、74LS166等等串行输入并行输出串行输入并行输出 74LS164等等串行输入串行输出串行输入串行输出 74LS91等等194 计数器计数器4.1 计数器的功能和分类计数器的功能和分类1.计数器的作用计数器的作用记忆输入脉冲的个数；用于定时、分频、产生记忆输入脉冲的个数；用于定时、分频、产生节拍脉冲及进行数字运算等等。节拍脉冲及进行数字运算等等。2.计数器的分类计数器的分类按工作方式分：按工作方式分：同步计数器和异步计数器。同步计数器和异步计数器。按功能分：按功能分：加法计数器、减法计数器和可逆计数器。加法计数器、减法计数器和可逆计数器。按计数器的计数容量按计数器的计数容量(或

10、称模数或称模数)来分：来分：各种不同的各种不同的计数器，如二进制计数器、十进制计数器、二十计数器，如二进制计数器、十进制计数器、二十进制计数器等等。进制计数器等等。204.2 异步计数器异步计数器异步计数器的特点：异步计数器的特点：在异步计数器内部，有的在异步计数器内部，有的触发器直接受输入计数脉冲控制，有的触发器触发器直接受输入计数脉冲控制，有的触发器则是把其它触发器的输出信号作为自己的时钟则是把其它触发器的输出信号作为自己的时钟脉冲，脉冲，因此各个触发器状态变换的时间先后不因此各个触发器状态变换的时间先后不一，故被称为一，故被称为“异步计数器异步计数器”。有异步二进制计数器和异步十进制计数

11、器，常用有异步二进制计数器和异步十进制计数器，常用的异步二进制计数器有的异步二进制计数器有4位、位、7位、位、12和和14位。位。21加法加法分频分频22减法减法简单，速度慢。简单，速度慢。234.3 同步计数器同步计数器同步计数器的特点：同步计数器的特点：在同步计数器内部，各个触发器都受在同步计数器内部，各个触发器都受同一时钟脉冲同一时钟脉冲输入计数脉冲的控制，因此，它们状态的更输入计数脉冲的控制，因此，它们状态的更新几乎是同时的，故被称为新几乎是同时的，故被称为“同步计数器同步计数器”。二进制加法运算规则：二进制加法运算规则：对一个多位二进制而言，对一个多位二进制而言，最低位每次加最低位每

12、次加1都改变状态，而第都改变状态，而第i位（除最低位位（除最低位外）仅有当以下各位皆为外）仅有当以下各位皆为1时才改变状态时才改变状态2425多功能计数器多功能计数器2610010000用模用模16构成模构成模1027半导体存储器半导体存储器半导体存储器是一种能存储大量二半导体存储器是一种能存储大量二值信息（或称为二值的数据）的半值信息（或称为二值的数据）的半导体器件。导体器件。随机存取存储器（随机存取存储器（Random Access Memory,RAM）只读存储器（只读存储器（Read Only Memory,ROM）28可编程逻辑器件简介可编程逻辑器件简介Programmable Logic Device（PLD），），(V)LSI，通过编程来实现逻辑功能。通过编程来实现逻辑功能。FPLA,PAL,GAL,FPGA,ISP功能密度高、系统可靠性高、设计功能密度高、系统可靠性高、设计灵活方便、开发周期短灵活方便、开发周期短EDA，开发系统，开发系统，VHDL，下载下载29作业10-910-1530