数字逻辑电路与系统设计第三章.ppt

《数字逻辑电路与系统设计第三章.ppt》由会员分享，可在线阅读，更多相关《数字逻辑电路与系统设计第三章.ppt（26页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第第3 3章章 组合逻辑电路组合逻辑电路 组合逻辑电路组合逻辑电路:电路在任一时刻的输出状态仅由该电路在任一时刻的输出状态仅由该时刻的输入信号决定时刻的输入信号决定,与电路在此信号输入之前的状态无与电路在此信号输入之前的状态无关关.3.2 组合逻辑电路的分析组合逻辑电路的分析 分析方法分析方法分析步骤分析步骤:(1)(1)根据根据逻辑电路图逻辑电路图,写出输出逻辑函数写出输出逻辑函数表达式表达式;(2)(2)根据根据逻辑表达式逻辑表达式,列出列出真值表真值表;(3)(3)由由真值表真值表或或表达式表达式分析分析电路功能电路功能.例例:分析下图所示逻辑电路分析下图所示逻辑电路F=P2+P3+P4

2、P2=AP1P3=BP1P4=CP1P1=ABC=(A+B+C)ABC真值表真值表:A B C F0 0 0 10 0 1 00 1 0 00 1 1 010 0 021 0 1 031 0 041 1 1 1逻辑功能逻辑功能:一致电路一致电路=ABC+ABCP1P2P3P4&A AB BC CF F&113.3 组合逻辑电路设计组合逻辑电路设计一般步骤一般步骤:(1)由实际逻辑问题列出由实际逻辑问题列出真值表真值表;(2)由真值表写出由真值表写出逻辑表达式逻辑表达式;(3)化简、变换化简、变换输出逻辑表达式；输出逻辑表达式；(4)画出画出逻辑图逻辑图。例例:试用与非门设计一个三变量表决电路试

3、用与非门设计一个三变量表决电路,表决规则为少表决规则为少 数服从多数数服从多数.解解:(1):(1)列真值表列真值表设设:由由A、B、C表示三个输入变量，表示三个输入变量，F表示表决结果。并表示表决结果。并设设A、B、C为为1 1表示赞成，为表示赞成，为0 0表示反对；表示反对；F为为1 1表示表决表示表决通过，为通过，为0 0 表示不通过。表示不通过。A B C F0 0 0 00 0 1 00 1 0 00 1 1 110 0 021 0 1 131 0 141 1 1 1(2)(2)化简、求最简函数表达式化简、求最简函数表达式ABC01000111101111F=AB+AC+BC=ABA

4、CBC(3)(3)画出电路图画出电路图ABCF&例：设计一个例：设计一个8421BCD码（表示一位十进制数码（表示一位十进制数N）监视器，监视监视器，监视8421BCD码的传输情况。当传输的数码的传输情况。当传输的数N4时，监视器输出为时，监视器输出为1，否则输出为，否则输出为0.解：用解：用ABCD表示表示8421BCD码输入，用码输入，用F表示输表示输出。列出真值表：出。列出真值表：A B C D F A B C D F0 0 0 0 0 1 0 0 0 10 0 0 1 0 1 0 0 1 10 0 1 0 0 1 0 1 0 0 0 1 1 0 1 0 1 1 0 1 0 0 1 1

5、1 0 0 0 1 0 1 1 1 1 0 1 0 1 1 0 1 1 1 1 0 0 1 1 1 1 1 1 1 1 A B C D F A B C D F0 0 0 0 0 1 0 0 0 10 0 0 1 0 1 0 0 1 10 0 1 0 0 1 0 1 0 0 0 1 1 0 1 0 1 1 0 1 0 0 1 1 1 0 0 0 1 0 1 1 1 1 0 1 0 1 1 0 1 1 1 1 0 0 1 1 1 1 1 1 1 1 ABCD00011110000111100101100111F(A,B,C,D)=A+BABF1电路的逻辑图电路的逻辑图例例 设计一个两位二进制数比较

6、器。设计一个两位二进制数比较器。解解 设被比较的数分别为设被比较的数分别为 A=A1A0,B=B1B0;比较的结果比较的结果 为为:A1A0B1B0时，输出时，输出F1=1；A1A0=B1B0时，输时，输 出出F2=1；A1A0B1B0时，时，输出输出F3=1.列真值表：列真值表：A1 A0 B1 B0 F1 F2 F3 A1 A0 B1 B0 F1 F2 F3 0 0 0 0 0 1 0 1 0 0 0 1 0 0 0 0 0 1 0 0 1 1 0 0 1 1 0 0 0 0 1 0 0 0 1 1 0 1 0 0 1 0 0 0 1 1 0 0 1 1 0 1 1 0 0 1 0 1 0

7、 0 1 0 0 1 1 0 0 1 0 0 0 1 0 1 0 1 0 1 1 0 1 1 0 0 0 1 1 0 0 0 1 1 1 1 0 1 0 0 0 1 1 1 0 0 1 1 1 1 1 0 1 0画卡诺图化简：画卡诺图化简：A1A0B1B00001111000011110111111F1F1=A1B1+A1A0B0+A0B1B0A1A0B1B000011110000111101111F2F2=A1A0B1B0+A1A0B1B0 +A1A0B1B0+A1A0B1B0A1A0B1B00001111000011110111111F3F3=A1B1+A1A0B0+A0B1B0按按F1、

8、F2和和F3表达式表达式可方便地用门电路实现可方便地用门电路实现比较器的逻辑功能。比较器的逻辑功能。3.4 组合逻辑电路中的冒险组合逻辑电路中的冒险 前面分析组合逻辑电路时，没有考虑门电路的延迟时前面分析组合逻辑电路时，没有考虑门电路的延迟时间对电路的影响。实际上，由于门电路延迟时间的关系，间对电路的影响。实际上，由于门电路延迟时间的关系，可能会使逻辑电路产生错误输出。通常把这种现象称为可能会使逻辑电路产生错误输出。通常把这种现象称为竞争冒险竞争冒险。产生冒险的原因产生冒险的原因以例说明以例说明11AF=A+A=1理想情况理想情况AAF实际情况实际情况造成冒险的原因是由于造成冒险的原因是由于A

9、和和A到达或门的时间到达或门的时间不同。不同。再举一例再举一例ACB1&1ACBCF=AC+BCABCCACBCF毛刺毛刺产生冒险的原因之一产生冒险的原因之一：电路存在由非门产生的电路存在由非门产生的互补互补信号，信号，且互补信号的状态发生变化时有且互补信号的状态发生变化时有可能出现冒险现象。可能出现冒险现象。(分析中略去与门和或门的延时）分析中略去与门和或门的延时）消去冒险的方法消去冒险的方法1.发现并消去互补变量发现并消去互补变量例如：例如：F=(A+B)(A+C)在在B=C=0时，时，F=AA.若直接根若直接根据这个逻辑表达式组成电路，就可能出现冒险。据这个逻辑表达式组成电路，就可能出现

10、冒险。2.增加乘积项增加乘积项例如：例如：F=AC+BC,当当A=B=1时，时，F=C+C.若直接根据若直接根据这个逻辑表达式组成电路，就可能出现冒险。这个逻辑表达式组成电路，就可能出现冒险。将上式写成：将上式写成：F=AC+AB+BC,已将已将AA去掉，则不会出去掉，则不会出现冒险。现冒险。3.输出端并联电容器输出端并联电容器 如果逻辑电路在较慢速度下工作，为了消去冒险，可如果逻辑电路在较慢速度下工作，为了消去冒险，可以在输出端并联一电容，其容量在以在输出端并联一电容，其容量在420pF之间，该电容之间，该电容和门的输出电阻构成和门的输出电阻构成RC低通网络，对窄脉冲起平滑作用。低通网络，对

11、窄脉冲起平滑作用。将上式写成：将上式写成：F=AC+BC+AB,这样，当这样，当A=B=1时，不时，不会出现会出现F=C+C,所以所以C状态的变化，不会影响输出。状态的变化，不会影响输出。3.5 可编程逻辑器件和可编程逻辑器件和VHDL概述概述 利用可编程逻辑器件（利用可编程逻辑器件（PLD，Programmable Logic Device）来实现电路的设计）来实现电路的设计 硬件描述语言（硬件描述语言（HDL，HardwareDescription Language）就是可以描述硬件电路的功能）就是可以描述硬件电路的功能 VHDL是应用最为广泛的国际标准电子设计语言是应用最为广泛的国际标准

12、电子设计语言 3.5.1 VHDL基本结构基本结构硬件描述语言的基本格式包括两个要素 输入、输出的定义（即输入、输出说明）对输出如何响应输入的定义（工作原理）对应逻辑符号的描述部分：实体（Entity）对应逻辑关系的说明部分：结构体(Architecture)注意注意:VHDL VHDL 对大小写不敏感对大小写不敏感,和和“”“”中的内容除外。中的内容除外。Library IEEE;use IEEE.std_logic_1164.all;entity and_gate is port(a,b:IN BITBIT;y:out BITBIT);end and_gate;architecture r

13、hl of and_gate isbegin y=a and b;end rhl;程序包程序包库库VHDL VHDL 语言的基本结构语言的基本结构以二输入端与门为例以二输入端与门为例,该文件名为该文件名为:and_gate.vhdand_gate.vhd实体实体结构体结构体VHDL硬件描述语言基础硬件描述语言基础3.5.2 VHDL中的中间信号中的中间信号电路模块内部的信号点，不是模块的输入也不是输出 与输入输出端口分开定义，在逻辑功能描述部分定义 仅在一个模块内部有效 1 ENTITY fig2 IS2 PORT(a,b,c:IN BIT;3 y:OUT BIT);4 END fig2;5 ARCHITECTURE ckt OF fig2 IS6 SIGNAL m:BIT;7 BEGIN8 m=a AND b;9 yyyyyy=X;19 END CASE;20 END PROCESS;21 END nand2_l;输出状态不定 进程结束语句