计算机组成原理存储器优秀课件.ppt

《计算机组成原理存储器优秀课件.ppt》由会员分享，可在线阅读，更多相关《计算机组成原理存储器优秀课件.ppt（59页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、计算机组成原理存储器计算机组成原理存储器第1页，本讲稿共59页存储子系统存储子系统主要知识点：主要知识点：掌握存储器的分类、存储系统的层次结构掌握存储器的分类、存储系统的层次结构掌握存储单元、存储容量、地址线、数据线的关系掌握存储单元、存储容量、地址线、数据线的关系 3.掌握用半导体存储芯片组成主存储器的方法掌握用半导体存储芯片组成主存储器的方法了解辅助存储器的工作原理了解辅助存储器的工作原理 5.掌握掌握ache和虚拟存储器的工作原理和虚拟存储器的工作原理重重点点：半半导导体体存存储储器器，存存储储系系统统的的层层次次结结构构、各各类类存存储储器器的的特特点点、主主存存储储器的组织方法（与器

2、的组织方法（与CPU的连接方法），的连接方法），cache，虚拟存储器，虚拟存储器难点：难点：主存储器的组织方法，主存储器的组织方法，ache、虚拟存储器的工作原理、虚拟存储器的工作原理第2页，本讲稿共59页存储系统层次结构存储系统层次结构三级存储体系三级存储体系存储系统：容量大、速度快、成本低存储系统：容量大、速度快、成本低 CPU CPU Cache Cache 主存主存 外存外存 对对某某类类存存储储器器而而言言，这这些些要要求求往往往往是是相相互互矛矛盾盾的的，如如容容量量大大，速速度度不不能能很很快快；速速度度快快，成成本本不不可可能能低低；因因此此，在在一一个个存存储储系系统统常常

3、采采用用几几种种不不同同的的存存储储器器，构构成成多多级级存存储储体体系系，满满足足系系统统的的要要求。求。第3页，本讲稿共59页主存储器（内存）主存储器（内存）辅助存储器（外存）辅助存储器（外存）高速缓冲存储器高速缓冲存储器Cache存储系统层次结构存储系统层次结构主要存放主要存放CPUCPU当前使用的程序和数据。当前使用的程序和数据。速度快速度快容量有限容量有限存放大量的后备程序和数据。存放大量的后备程序和数据。速度较慢速度较慢容量大容量大存放存放CPUCPU在当前一小段时间内在当前一小段时间内多次使用的程序和数据。多次使用的程序和数据。速度很快速度很快容量小容量小第4页，本讲稿共59页物

4、理存储器和虚拟存储器物理存储器和虚拟存储器主存主存-外存层次：增大容量外存层次：增大容量CPU 主存主存 外存：为虚拟存储器提外存：为虚拟存储器提供条件供条件虚拟存储器：将主存空间与部分外存空间组虚拟存储器：将主存空间与部分外存空间组成逻辑地址空间成逻辑地址空间用户使用逻辑地址空间编程，操作系统进行用户使用逻辑地址空间编程，操作系统进行有关程序调度、存储空间分配、地址转换等有关程序调度、存储空间分配、地址转换等工作工作存储系统层次结构存储系统层次结构第5页，本讲稿共59页存储器分类存储器分类按存储机制分类按存储机制分类半导体存储器半导体存储器静态存储器：利用双稳态触发器存储信息静态存储器：利用

5、双稳态触发器存储信息动态存储器：依靠电容存储电荷存储信息动态存储器：依靠电容存储电荷存储信息磁表面存储器：利用磁层上不同方向的磁化磁表面存储器：利用磁层上不同方向的磁化区域表示信息，容量大，非破坏性读出，长区域表示信息，容量大，非破坏性读出，长期保存信息，速度慢。期保存信息，速度慢。光盘存储器光盘存储器利用光斑的有无表示信息利用光斑的有无表示信息第6页，本讲稿共59页存储器分类存储器分类按存取方式分类按存取方式分类随机存取存储器随机存取存储器随机存取：可按地址访问存储器中的任一随机存取：可按地址访问存储器中的任一单元，访问时间与地址单元无关单元，访问时间与地址单元无关RAM:RAM:MROMM

6、ROM：可读可写可读可写ROM:ROM:只读不写只读不写PROMPROM：用户不能编程用户不能编程用户可一次编程用户可一次编程EPROMEPROM：用户可多次编程用户可多次编程EEPROMEEPROM：用户可多次编程用户可多次编程SRAM:SRAM:DRAM:DRAM:第7页，本讲稿共59页存储器分类存储器分类顺序存取存储器（顺序存取存储器（SAM）访问时按读访问时按读/写部件顺序查找目标地址，写部件顺序查找目标地址，访问时间与数据位置有关访问时间与数据位置有关等待操作等待操作平均等待时间平均等待时间读读/写操作写操作两步操作两步操作速度指标速度指标（msms）数据传输率数据传输率（字节（字节

7、/秒）秒）存取周期或读存取周期或读/写周期写周期（nsns）速度指标：速度指标：时钟周期的若干倍时钟周期的若干倍作主存、高速缓存。作主存、高速缓存。第8页，本讲稿共59页存储器分类存储器分类直接存取存储器（直接存取存储器（DM）访问时读访问时读/写部件先直接指向一个小区域，写部件先直接指向一个小区域，再在该区域内顺序查找。访问时间与数据再在该区域内顺序查找。访问时间与数据位置有关位置有关三步操作三步操作定位（寻道）操作定位（寻道）操作等待（旋转）操作等待（旋转）操作读读/写操作写操作速度指标速度指标平均定位（平均寻道）时间平均定位（平均寻道）时间平均等待（平均旋转）时间平均等待（平均旋转）时间

8、数据传输率数据传输率（位（位/秒）秒）第9页，本讲稿共59页存储器分类存储器分类相联存储器：是一种特殊存储器，是基相联存储器：是一种特殊存储器，是基于数据内容进行访问的存储设备。于数据内容进行访问的存储设备。写入数据时写入数据时CAM能自动选择一个未用空单能自动选择一个未用空单元进行存储。元进行存储。读取数据时读取数据时CAM用所给数据同时对所有存用所给数据同时对所有存储单元中的数据进行比较标记符合条件的数储单元中的数据进行比较标记符合条件的数据。据。比较是同时进行的，所以读取速度比基于地比较是同时进行的，所以读取速度比基于地址进行读写的速度快。址进行读写的速度快。第10页，本讲稿共59页主存

9、储器分类主存储器分类 半半导导体体存存储储器器 只读只读 存储器存储器 ROMROM 随机读写随机读写存储器存储器RAMRAM 掩膜掩膜 ROMROM 可编程可编程ROM ROM（PROMPROM）可擦除可擦除ROM ROM（EPPROMEPPROM）电擦除电擦除ROM ROM（E E2 2PROMPROM）静态静态RAM RAM（SRAMSRAM）动态动态RAM RAM（DRAMDRAM）随机存取存随机存取存储储器器RAM：可可读读可写、断可写、断电丢电丢失失只只读读存存储储器器ROM：正常情况下只正常情况下只读读、断、断电电不不丢丢失失第11页，本讲稿共59页随机存取存储器随机存取存储器

10、RAM（radom access memry，随机存取存，随机存取存储储器）要求元件有器）要求元件有如下如下记忆记忆特性：特性：有两种稳定状态；有两种稳定状态；在外部信号的激励下，两种稳定状态能进行无限次相互转换；在外部信号的激励下，两种稳定状态能进行无限次相互转换；在外部信号激励下，能读出两种稳定状态；在外部信号激励下，能读出两种稳定状态；可靠地存储。可靠地存储。半半导导体体RAM元件可以分元件可以分为为两大两大类类：SRAM：是利用开关特性是利用开关特性进进行行记忆记忆，只要，只要电电源有源有电电，它，它总总能保持两个能保持两个稳稳定状定状态态中中的一个状的一个状态态。DRAM：除要：除要

11、电电源有源有电电外，外，还还必必须动态须动态地每隔一定的地每隔一定的时间间时间间隔隔对对它它进进行行一次刷新，否一次刷新，否则则信息就会信息就会丢丢失。失。第12页，本讲稿共59页只读存储器只读存储器 掩模型只读存储器掩模型只读存储器掩模型只读存储器掩模型只读存储器MROMMROM可编程只读存储器可编程只读存储器可编程只读存储器可编程只读存储器PROMPROM可重编程只读存储器可重编程只读存储器可重编程只读存储器可重编程只读存储器EPROMEPROM电擦除可编程只读存储器电擦除可编程只读存储器电擦除可编程只读存储器电擦除可编程只读存储器EEPROMEEPROM闪速存储器闪速存储器闪速存储器闪速

12、存储器flashflash 1.掩模型只读存储器掩模型只读存储器MROM 以以有无元器件表示有无元器件表示0和和1，MROM芯片出厂时，已经写入芯片出厂时，已经写入信息，不能改写信息，不能改写 用于需要量大且不需要改写的场合用于需要量大且不需要改写的场合第13页，本讲稿共59页只读存储器只读存储器 2.可编程只读存储器可编程只读存储器PROMPROMPROM芯芯芯芯片片片片出出出出厂厂厂厂时时时时，内内内内容容容容为为为为全全全全1 1，用用用用户户户户可可可可用用用用专专专专用用用用PROMPROM写写写写入入入入器器器器将将将将信信信信息息息息写写写写入入入入，一一一一旦旦旦旦写写写写入入

13、入入不不不不能能能能改改改改写写写写（即即即即只只只只能能能能写写写写入入入入一一一一次次次次）,所所所所以以以以又又又又称称称称一一一一次次次次型可编程只读存储器型可编程只读存储器型可编程只读存储器型可编程只读存储器。W0W1b0b1b2熔熔丝丝型型PROM第14页，本讲稿共59页只读存储器只读存储器3.EPROM：可擦除可：可擦除可编编程程ROM UVEPROM（ultraviolet erasable programmable ROM）u紫紫外外线线擦擦除除（有有一一石石英英窗窗口口，改改写写时时要要将将其其置置于于一一定定波波长长的的紫紫外外线线灯下，照射一定灯下，照射一定时间时间全部

14、擦除，全部擦除，时间长时间长大大约约1025分分钟钟）uEPROM存在两个存在两个问题问题:A.用紫外用紫外线线灯的擦除灯的擦除时间长时间长.B.只能整片擦除只能整片擦除,不能改写个不能改写个别单别单元或个元或个别别位位第15页，本讲稿共59页只读存储器只读存储器4.4.电可擦除只读存储器电可擦除只读存储器电可擦除只读存储器电可擦除只读存储器EEPROMEEPROM（electronically EPROM)electronically EPROM)u可在联机情况下，通过专用写入器加高压擦除可在联机情况下，通过专用写入器加高压擦除u可多次，支持数据块擦除可多次，支持数据块擦除5.闪速存储器闪速

15、存储器(Flash E2PROM)又称快擦存储器又称快擦存储器u是在是在EEPROM基础上发展起来的新型电可擦可编程的非易基础上发展起来的新型电可擦可编程的非易失性存储器失性存储器u 特点：高密度特点：高密度/非易失性非易失性/读读/在线改写在线改写;u 兼有兼有RAM和和 ROM的特点的特点,可代替软盘和硬盘。可代替软盘和硬盘。u擦写次数可达擦写次数可达10万次以上。读取时间小于万次以上。读取时间小于10ns。第16页，本讲稿共59页存储器性能指标存储器性能指标存取时间存取时间存取时间存取时间T TA A（Memory Access TimeMemory Access Time）：是存储器收

16、是存储器收到读或写的地址到从存储器读出到读或写的地址到从存储器读出（写入）信息所需的（写入）信息所需的时间时间存取周期存取周期T TM M（Memory Circle TimeMemory Circle Time）：）：指连续启动指连续启动二次独立的存储器操作（例连续二次独立的存储器操作（例连续2次读）所需间隔次读）所需间隔的最小时间的最小时间.一般一般TM TA第17页，本讲稿共59页存储器性能指标存储器性能指标存取宽度（存取宽度（W）:也称存取总线宽度也称存取总线宽度,一次一次访问可存取的数据位数或字节数访问可存取的数据位数或字节数.存储器带宽存储器带宽:也叫数据传输率也叫数据传输率,每秒

17、从存储每秒从存储器读取信息量器读取信息量,常用字节常用字节/秒表示。秒表示。带宽带宽BM:指每秒访问二进制位的数目指每秒访问二进制位的数目。BM=W/TM若若TM=500ns,W=16位位,BM=16/0.5=32Mbps则则要提高要提高BM:使使TM 使使W 增加存储体增加存储体第18页，本讲稿共59页存储器性能指标存储器性能指标容量：容量：容量：容量：指计算机存储信息的能力指计算机存储信息的能力,即最大的二进制信即最大的二进制信息量，以息量，以b或或B表示表示信息的可靠保存性、非易失性、可更换性信息的可靠保存性、非易失性、可更换性有源存储器：例半导体存储器靠电源才能存有源存储器：例半导体存

18、储器靠电源才能存信息信息无源存储器：磁盘、磁带等辅存中的信息关无源存储器：磁盘、磁带等辅存中的信息关电后不丢失电后不丢失非易失性：掉电时，信息不会丢失非易失性：掉电时，信息不会丢失结论：评价存储器的三个基本指标：结论：评价存储器的三个基本指标：C(Capacity)+C(Cost)+A(Access Speed)第19页，本讲稿共59页主存储器的组成主存储器的组成存存储储体体时时序控制序控制电电路路驱动电驱动电路路地址地址译码译码器器地址寄存器地址寄存器MAR数据数据寄存寄存器器MDR读读写写电电路路数据数据总线总线地址地址总线总线第20页，本讲稿共59页半导体存储器结构半导体存储器结构地地址

19、址寄寄存存器器地地址址译译码码存储体存储体控制控制电电路路AB数数据据寄寄存存读读写写电电路路DBOEWECS 存储体存储体存储器芯片的主要部分，用来存储信息存储器芯片的主要部分，用来存储信息 地址译码电路地址译码电路根据输入的地址编码来选中芯片内某个特定的存储单元根据输入的地址编码来选中芯片内某个特定的存储单元 片选和读写控制逻辑片选和读写控制逻辑选中存储芯片，控制读写操作选中存储芯片，控制读写操作第21页，本讲稿共59页存储体存储体每个存储单元具有一个唯一的地址，可存储每个存储单元具有一个唯一的地址，可存储每个存储单元具有一个唯一的地址，可存储每个存储单元具有一个唯一的地址，可存储1 1位

20、（位片结构）或位（位片结构）或位（位片结构）或位（位片结构）或多位（字片结构）二进制数据多位（字片结构）二进制数据多位（字片结构）二进制数据多位（字片结构）二进制数据芯片存储容量与地址、数据线个数有关：芯片存储容量与地址、数据线个数有关：芯片存储容量与地址、数据线个数有关：芯片存储容量与地址、数据线个数有关：芯片的存储容量芯片的存储容量芯片的存储容量芯片的存储容量2 2MMNN 存储单元数存储单元数存储单元数存储单元数 存储单元的位数存储单元的位数存储单元的位数存储单元的位数 M：芯片的地址线根数：芯片的地址线根数 N：芯片的数据线根数：芯片的数据线根数 第22页，本讲稿共59页存储体存储体2

21、3单元地址单元地址00000001.XXXX存储单元存储单元存储元存储元存储容量存储容量存储体存储体地址线：决定了存储器的存储容量地址线：决定了存储器的存储容量数据线：一次访问存储器所得到数据位数数据线：一次访问存储器所得到数据位数第23页，本讲稿共59页地址译码电路地址译码电路使能使能输输入入编码编码输输出出编码编码映射映射n位二位二进进制制码码2n中取中取1码码1 1、译码器、译码器（decoder）：将每个输入的二进制代码译成对应的输出高、低电平信号将每个输入的二进制代码译成对应的输出高、低电平信号第24页，本讲稿共59页地址译码电路地址译码电路25n 位位二二进进制代制代码码 2 2n

22、 n 位位译码输译码输出出二进制二进制译码器译码器 译码输出译码输出100011010001001010000100Y3Y2Y1Y0A0A1译码输入译码输入译码输出高电平有效译码输出高电平有效译码输出译码输出11111111Y3Y2Y1Y0A0A1译码输入译码输入0000111101110100译码输出低电平有效译码输出低电平有效1 1、译码器、译码器（decoder）：第25页，本讲稿共59页地址译码电路地址译码电路2-4译码器译码器Y0Y1Y2Y3A1A0EN引脚功能图引脚功能图74LS138A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7SCSBSAY0Y1Y2Y3Y4Y5Y6Y73-8译码

23、器译码器1 1、译码器、译码器（decoder）：第26页，本讲稿共59页地址译码结构地址译码结构译译码码器器A5A4A3A2A1A06301存储单元存储单元64个单元行行译译码码A2A1A0710列译码列译码A3A4A501764个单元单译码双译码单译码结构单译码结构单译码结构单译码结构双译码结构双译码结构双译码结构双译码结构双译码可简化芯片设计双译码可简化芯片设计主要采用的译码结构主要采用的译码结构第27页，本讲稿共59页片选和读写控制逻辑片选和读写控制逻辑片片片片选选选选端端端端CS*CS*或或或或CE*CE*有效时，可以对该芯片进行读写操作有效时，可以对该芯片进行读写操作输输输输出出出

24、出OE*OE*控制控制读操作读操作。有效时，芯片内数据输出。有效时，芯片内数据输出该控制端对应系统的读控制线该控制端对应系统的读控制线写写写写WE*WE*控制控制写操作写操作。有效时，数据进入芯片中。有效时，数据进入芯片中该控制端对应系统的写控制线该控制端对应系统的写控制线第28页，本讲稿共59页主存储器组织主存储器组织主存储器组织涉及的问题主要有：主存储器组织涉及的问题主要有：M的逻辑设计的逻辑设计动态动态M的刷新的刷新主存与主存与CPU的连接的连接主存的校验主存的校验第29页，本讲稿共59页主存储器组织主存储器组织主存储器设计的一般原则主存储器设计的一般原则存储器与存储器与CPU的连接：数

25、据线、地址线、控的连接：数据线、地址线、控制线的连接制线的连接驱动能力驱动能力存储芯片类型选择存储芯片类型选择存储芯片与存储芯片与CPU的时序配合的时序配合存储器的地址分配和片选译码存储器的地址分配和片选译码行选信号和列选信号的产生行选信号和列选信号的产生第30页，本讲稿共59页主存储器组织主存储器组织存储芯片的数据线存储芯片的数据线存储芯片的数据线存储芯片的数据线 存储芯片的地址线存储芯片的地址线存储芯片的地址线存储芯片的地址线 存储芯片的片选端存储芯片的片选端存储芯片的片选端存储芯片的片选端 存储芯片的读写控制线存储芯片的读写控制线存储芯片的读写控制线存储芯片的读写控制线 位位扩扩展法展法

26、数据数据线线的的连连接接 字字扩扩展法展法地址地址线线的的连连接接 字位同字位同时扩时扩展法展法 第31页，本讲稿共59页主存储器组织主存储器组织一、位扩展方式 当芯片的容量和主存容量相同，而当芯片的容量和主存容量相同，而位数不足位数不足时，就要对位数时，就要对位数进行扩展，称为进行扩展，称为位扩展位扩展 位扩展法的要点：位扩展法的要点：“位的并联位的并联”：各各芯片的数据线芯片的数据线与与CPU数据线数据线的各对应位拼的各对应位拼接接 各芯片的片选线应连在一起，各芯片的片选线应连在一起，合用一个片选信号合用一个片选信号。第32页，本讲稿共59页33例例1：用用8片片8K*1的芯片组成一个的芯

27、片组成一个 8K*8的存储器的存储器第33页，本讲稿共59页位扩展法组成的位扩展法组成的 1K*16 的存储器的存储器例例2：用用4片片1K*4的的2114芯片组成一个芯片组成一个 1K*16的存储器。的存储器。第34页，本讲稿共59页主存储器组织主存储器组织2、字扩展方式 当芯片字长与主存相同，而当芯片字长与主存相同，而容量不足容量不足时，就需要用几片存储器芯时，就需要用几片存储器芯片组成组成容量较大的存储器，称为片组成组成容量较大的存储器，称为字扩展字扩展。字扩展法的要点：字扩展法的要点：各芯片的数据线与各芯片的数据线与CPUCPU数据线的各对应位串接数据线的各对应位串接在一起在一起 各芯

28、片的各芯片的片选线要分开片选线要分开，分别与，分别与CPUCPU地址总线的高位地址译码后地址总线的高位地址译码后的片选信号相连的片选信号相连 第35页，本讲稿共59页v例例3：用：用Intel2114（1K*4）芯片，）芯片，组组成成4K*4的存的存储储器。器。1、计计算分析：算分析：v2114的的规规格格为为1K*4，芯片地址，芯片地址线线10条条(A9A0)，数据，数据线线4条条 v需需4片片2114，系，系统统地址地址线线12条条(A11A10为为片片选线选线)，数据，数据线线4条条 A11A10A9A8A7A6A5A4A3A2A1A0 0 0 0 0 0 0 1 1 0 1 0 0 0

29、 1 1 1 1 0 0 0 1 0 1 1 1 1 0 0 1 1 1 1 000-3FF 1K 400-7FF 1K 800-BFF 1K C00-FFF 1K 2 2、片选及片选及地址分析：地址分析：第36页，本讲稿共59页字扩展法组成的字扩展法组成的4K*4 的存储器的存储器第37页，本讲稿共59页例例4：用用16K8位位的的芯芯片片采采用用字字扩扩展展法法组组成成64K8位的存储器连接图。位的存储器连接图。分析分析：要使用要使用4块芯片块芯片4块芯片的数据端与数据总线块芯片的数据端与数据总线D0D7相连相连;地址总线低位地址地址总线低位地址A0A13与各芯片的与各芯片的14位地址端相

30、连位地址端相连;两位高位地址两位高位地址A14，A15经译码器和经译码器和4个片选端相连个片选端相连第38页，本讲稿共59页字扩展法字扩展法组成组成64K8存储空间存储空间第39页，本讲稿共59页主存储器组织主存储器组织主存储器逻辑设计主存储器逻辑设计 需解决：芯片的选用需解决：芯片的选用地址分配与片选逻辑地址分配与片选逻辑 信号线的连接信号线的连接例例5：用用2114（1K4）SRAM芯片组成芯片组成容量为容量为4K8的存储器。地址总线的存储器。地址总线A15A0,双向数据总线双向数据总线 D7D0,读读/写信号线写信号线R/W。给出芯片地址分配和片选逻辑，并画出给出芯片地址分配和片选逻辑，

31、并画出M框图框图第40页，本讲稿共59页主存储器组织主存储器组织计算芯片数计算芯片数先扩展位数再扩展单元数先扩展位数再扩展单元数先扩展单元数，再扩展位数先扩展单元数，再扩展位数 2 2片片1K41K4 1K81K8 4 4组组1K81K8 4K84K8 8 8片片 4 4片片1K41K4 4K44K4 2 2组组4K44K4 4K84K8 8 8片片 第41页，本讲稿共59页主存储器组织主存储器组织地址分配与片选逻辑地址分配与片选逻辑存储器寻址逻辑存储器寻址逻辑芯片内的寻址系统芯片内的寻址系统(二级译码二级译码)芯片外的芯片外的地址分配地址分配与与片选逻辑片选逻辑为芯片分配哪几位地址，为芯片分

32、配哪几位地址，以便寻找片内的存储单元以便寻找片内的存储单元由哪几位地址形成芯片由哪几位地址形成芯片选择逻辑，以便寻找芯选择逻辑，以便寻找芯片片存储空间分配：存储空间分配：4KB4KB存储器在存储器在1616位地址空间（位地址空间（64KB64KB）中占据）中占据任意连续区间。任意连续区间。第42页，本讲稿共59页64KB64KB1K41K41K41K41K41K41K41K41K41K41K41K41K41K41K41K4需需1212位地址寻位地址寻址：址：4KB4KBA A1515A A1212A A1111A A1010A A9 9A A0 0A11A11A0A00 0 0 0 0 0 0

33、 0任意值任意值 0 0 0 0 1 1 1 10 1 0 1 1 1 1 11 0 1 0 1 1 1 10 1 0 1 0 0 0 01 0 1 0 0 0 0 01 1 1 1 0 0 0 01 1 1 1 1 1 1 1片选片选 芯片地址芯片地址 低位地址分配给芯片，高位地址形成片选逻辑。低位地址分配给芯片，高位地址形成片选逻辑。芯片芯片 芯片地址芯片地址 片选信号片选信号 片选逻辑片选逻辑1K1K1K1K1K1K1K1KA9A9A0A0A9A9A0A0A9A9A0A0A9A9A0A0CS0CS0CS1CS1CS2CS2CS3CS3A A1111A A1010A A1111A A101

34、0A A1111A A1010A A1111A A1010第43页，本讲稿共59页连接方式连接方式（1 1）扩展位数）扩展位数4 1K4 1K4410 1K4 1K4410 1K4 1K44104 1K4 1K441044A9A0D7D4D3D044R/WA11 A10CS3A11 A10CS0A11 A10CS1A11 A10CS2（2 2）扩展单元数）扩展单元数（3 3）连接控制线）连接控制线形成片选逻辑电路形成片选逻辑电路第44页，本讲稿共59页已知已知RAM芯片和地址译码器的引脚如图所示，试回答如下问题：芯片和地址译码器的引脚如图所示，试回答如下问题：（1）若要求构成一个）若要求构成一

35、个8K8的的RAM 存储器，需几片这样的芯片？设存储器，需几片这样的芯片？设RAM存储器占用起始地址为存储器占用起始地址为E1000H的连续地址空间，若采用全地址译的连续地址空间，若采用全地址译码方式译码，试画出存储器系统与码方式译码，试画出存储器系统与CPU电路连接图。电路连接图。（2）试写出每块）试写出每块RAM芯片的地址空间。芯片的地址空间。主存储器组织主存储器组织第45页，本讲稿共59页主存储器组织主存储器组织作业：作业：设计一半导体存储器，其中设计一半导体存储器，其中ROM区区4KB，选用，选用ROM芯片（芯片（4K4位位/片）；片）；RAM区区3KB，选用，选用RAM芯片（芯片（2

36、KB/片和片和1K4位位/片）。地址总线片）。地址总线A15A0，双向，双向数据总线数据总线D7D0，读，读/写线写线R/W。要求：要求：给出芯片地址分配和片选逻辑式给出芯片地址分配和片选逻辑式画出该画出该M逻辑框图（各芯片信号线的连接以及逻辑框图（各芯片信号线的连接以及片选逻辑电路，片选信号低电平有效）片选逻辑电路，片选信号低电平有效）第46页，本讲稿共59页作业：用作业：用8K*8位的位的ROM芯片和芯片和8K*4的的RAM芯片组成存储器，按字节编址，期芯片组成存储器，按字节编址，期中中RAM的地址为的地址为2000H7FFFH，ROM的地址为的地址为C000HFFFFH。要求：要求：计算

37、各自需要多少个芯片？计算各自需要多少个芯片？画出该存储器设计框图以及与画出该存储器设计框图以及与CPU的连接。的连接。（用译码器进行片选译码）（用译码器进行片选译码）计算每个芯片的地址范围。计算每个芯片的地址范围。主存储器组织主存储器组织第47页，本讲稿共59页主存储器组织主存储器组织动态动态M的刷新的刷新刷新定义和原因刷新定义和原因定义定义：定期向电容补充电荷：定期向电容补充电荷原因原因：动态存储器依靠电容电荷存储信息。：动态存储器依靠电容电荷存储信息。平时无电源供电，时间一长电容电荷会泄平时无电源供电，时间一长电容电荷会泄放，需定期向电容补充电荷，以保持信息放，需定期向电容补充电荷，以保持

38、信息不变。不变。注意刷新和重写的区别注意刷新和重写的区别第48页，本讲稿共59页主存储器组织主存储器组织动态动态M的刷新的刷新最大刷新间隔：在此期间，必须对所有动态最大刷新间隔：在此期间，必须对所有动态单元刷新一遍单元刷新一遍刷新方法刷新方法各动态芯片可同时刷新，片内按行刷新各动态芯片可同时刷新，片内按行刷新刷新一行所用的时间刷新一行所用的时间 刷新周期（存刷新周期（存取周期）取周期）刷新一块芯片所需的刷新周期数由芯片矩刷新一块芯片所需的刷新周期数由芯片矩阵的行数决定阵的行数决定第49页，本讲稿共59页主存储器组织主存储器组织对主存的访问对主存的访问由由CPUCPU提供行、列地址，随提供行、列

39、地址，随机访问。机访问。CPUCPU访存：访存：动态芯片刷新：动态芯片刷新：由刷新地址计数器提由刷新地址计数器提供行地址，定时刷新。供行地址，定时刷新。第50页，本讲稿共59页主存储器组织主存储器组织刷新周期的安排方式（刷新方式）刷新周期的安排方式（刷新方式）集中刷新集中刷新分散刷新分散刷新2ms2ms内集中安排所有刷新周期。内集中安排所有刷新周期。死区死区用在实时要求用在实时要求不高的场合。不高的场合。R/WR/W刷新刷新R/WR/W刷新刷新2ms2ms50ns50ns各刷新周期分散安排在存取周期中。各刷新周期分散安排在存取周期中。R/WR/W刷新刷新R/WR/W刷新刷新100ns100ns

40、用在低速系用在低速系统中。统中。第51页，本讲稿共59页主存储器组织主存储器组织异步刷新异步刷新2ms2ms例例.各刷新周期分散安排在各刷新周期分散安排在2ms2ms内。内。用在大多数计算机中。用在大多数计算机中。每隔一段时间刷新一行。每隔一段时间刷新一行。128128行行15.6 15.6 微秒微秒每隔每隔15.615.6微秒提一次刷新请求，刷微秒提一次刷新请求，刷新一行；新一行；2 2毫秒内刷新完所有行。毫秒内刷新完所有行。R/WR/W刷新刷新R/WR/W刷新刷新R/WR/WR/WR/WR/WR/W15.6 15.6 微秒微秒15.6 15.6 微秒微秒15.6 15.6 微秒微秒刷新请求

41、刷新请求刷新请求刷新请求（DMADMA请求）请求）（DMADMA请求）请求）第52页，本讲稿共59页主存储器校验主存储器校验码距的概念码距的概念码距定义：一种编码体制中，各组合法代码码距定义：一种编码体制中，各组合法代码间的不同位数称间的不同位数称距离距离，其最小距离为该编码，其最小距离为该编码的的码距码距。码距作用：衡量一种编码查错与纠错的能力。码距作用：衡量一种编码查错与纠错的能力。查错与纠错的基本出发点查错与纠错的基本出发点约定某种规律，作为检测依据约定某种规律，作为检测依据增大码距，从信息量上提供指错的可能增大码距，从信息量上提供指错的可能有效信息位有效信息位+校验位校验位校验码校验码

42、译码检测译码检测第53页，本讲稿共59页主存储器校验主存储器校验奇偶校验奇偶校验有效信息位有效信息位+1位校验位位校验位 校验码校验码检测依据（编码规则）：约定校验码中检测依据（编码规则）：约定校验码中1的的个数为奇数个数为奇数/偶数偶数如：偶校验如：偶校验码距码距d=2d=21011001 1011001 0 0 10110111011011 1 1 通过统计校验码中通过统计校验码中1 1的个数是否为偶数来查错。的个数是否为偶数来查错。可检测一位错，可检测一位错，不能纠错。不能纠错。用于主存校验。用于主存校验。第54页，本讲稿共59页主存储器校验主存储器校验海明校验码海明校验码检测依据：多重

43、奇偶校验检测依据：多重奇偶校验代码分组代码分组各组进行奇偶校验各组进行奇偶校验形成形成多位多位指误字指误字=全全0 0 无错无错全全0 0 有错有错指误字状态对应出错位序指误字状态对应出错位序号，将出错位变反纠错。号，将出错位变反纠错。第55页，本讲稿共59页主存储器校验主存储器校验循环冗余校验码循环冗余校验码约定规律：校验码能被某代码除尽约定规律：校验码能被某代码除尽编码方法编码方法设有效信息为设有效信息为A A，约定代码为，约定代码为G G。A A 余数余数 校验码校验码 G G =Q Q +R R G G A-R A-R G G =Q =Q 例例.有效信息有效信息A=1100A=1100

44、，约定代码，约定代码G=1011G=1011将有效信息与余数拼在一起形成校验码将有效信息与余数拼在一起形成校验码第56页，本讲稿共59页主存储器校验主存储器校验A左移左移r位（位（r=3）：）：1100000求余数求余数形成校验码形成校验码K Kr rn n有效信息位数有效信息位数K K：r r：n n：余数位数余数位数校验码位数校验码位数1100110000000010111011=1110+=1110+010010 10111011余数余数第57页，本讲稿共59页主存储器校验主存储器校验译码与纠错译码与纠错K=4K=4（7 7，4 4）码）码n=7n=711001100000 000+010=1100010+010=1100010约定代码约定代码循环校验码循环校验码余数为余数为0 0，无错，无错余数非余数非0 0，有错，有错不同余数对应不不同余数对应不同出错数位同出错数位生成多项式生成多项式第58页，本讲稿共59页主存储器校验主存储器校验生成多项式生成多项式利用余数循环的特点，将出错位移至校利用余数循环的特点，将出错位移至校验码最高位，变反纠错。验码最高位，变反纠错。满足三个条件满足三个条件 不同出错位对应不同余数。不同出错位对应不同余数。余数循环。余数循环。可查表获得生可查表获得生成多项式成多项式 出错，余数不为出错，余数不为0 0。第59页，本讲稿共59页