计算机控制系统模拟量输出通道优秀课件.ppt
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_05.gif)
《计算机控制系统模拟量输出通道优秀课件.ppt》由会员分享,可在线阅读,更多相关《计算机控制系统模拟量输出通道优秀课件.ppt(65页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、本章主要内容本章主要内容 引引 言言 2.1 2.1 D/AD/A转换器转换器 2.2 2.2 接口电路接口电路 2.3 2.3 输出方式输出方式 2.4 D/A 2.4 D/A转换模板转换模板 本章小结本章小结 思考题思考题第1页,本讲稿共65页引引 言言v模拟量输出通道的任务模拟量输出通道的任务-把计算机处理后的数字量信号转换成模把计算机处理后的数字量信号转换成模拟量电压或电流信号,去驱动相应的执行器,从而达到控制的目的拟量电压或电流信号,去驱动相应的执行器,从而达到控制的目的;v模拟量输出通道模拟量输出通道(称为称为D/AD/A通道或通道或AOAO通道通道)构成构成-一般是由接口电一般是
2、由接口电路、数路、数/模转换器模转换器(简称简称D/AD/A或或DAC)DAC)和电压和电压/电流变换器等电流变换器等;v模拟量输出通道基本构成模拟量输出通道基本构成-多多D/AD/A结构(图结构(图2-1(a)2-1(a))和共享)和共享D/AD/A结结构(图中构(图中2-1(b)2-1(b))第2页,本讲稿共65页图 3-1接口电路通道1通道nD/AD/AV/IV/I(a)多D/A结构PC总线特点:特点:1、一路输出通道使用一个一路输出通道使用一个D/A转换器转换器 2 2、D/A转换器芯片内部一般都带有数据锁存器转换器芯片内部一般都带有数据锁存器 3 3、D/A转换器具有数字信号转换模拟
3、信号、信号保持作用转换器具有数字信号转换模拟信号、信号保持作用 4 4、结构简单,转换速度快,工作可靠,精度较高、通道独立结构简单,转换速度快,工作可靠,精度较高、通道独立 5 5、缺点是所需缺点是所需D/A转换器芯片较多转换器芯片较多第3页,本讲稿共65页接口电路通道 1通道nD/AV/IV/I多路开关采样保持器采样保持器(b)共享D/A结构PC总线图 3-1特点:特点:1、多路输出通道共用一个多路输出通道共用一个D/A转换器转换器 2 2、每一路通道都配有一个采样保持放大器、每一路通道都配有一个采样保持放大器 3 3、D/A转换器只起数字到模拟信号的转换作用转换器只起数字到模拟信号的转换作
4、用 4 4、采样保持器实现模拟信号保持功能、采样保持器实现模拟信号保持功能 5 5、节省、节省D/A转换器,转换器,但电路复杂,精度差,可靠但电路复杂,精度差,可靠低、占用主机时间低、占用主机时间 第4页,本讲稿共65页2.1 D/A2.1 D/A转换器转换器主要内容主要内容 2.1.1 2.1.1 工作原理与性能指标理工作原理与性能指标理 2.1.2 82.1.2 8位位DAC0832DAC0832芯片芯片 2.1.3 122.1.3 12位位DAC1210DAC1210芯片芯片第5页,本讲稿共65页2.1.1 2.1.1 工作原理与性能指标工作原理与性能指标 主要知识点1、D/A转换器工作
5、原理2D/A转换器的性能指标 第6页,本讲稿共65页1 1、D/AD/A转换器工作原理转换器工作原理现以现以 4 位位 D/A 转换器为例说明其工作原理,如图转换器为例说明其工作原理,如图 2-2 所示。所示。链接动画链接动画第7页,本讲稿共65页 假设假设D3D3、D2D2、D1D1、D0D0全为全为1 1,则,则BS3BS3、BS2BS2、BS1BS1、BS0BS0全部与全部与“1”“1”端相连。根据电流定律,有:端相连。根据电流定律,有:由于开关由于开关 BS BS3 3 BS BS0 0 的状态是受要转换的二进制数的状态是受要转换的二进制数 D3 D3、D2D2、D1D1、D0 D0
6、控制的,并不一定全是控制的,并不一定全是“1”“1”。因此,可以得到通式:。因此,可以得到通式:第8页,本讲稿共65页考虑到放大器反相端为虚地,故:考虑到放大器反相端为虚地,故:选取选取 R Rfb fb =R R,可以得到:,可以得到:对于对于 n n 位位 D/A D/A 转换器,它的输出电压转换器,它的输出电压V VOUTOUT与输入二进制数与输入二进制数B(B(D Dn-1n-1 D D0 0)的关系式可写成:的关系式可写成:v 结结论论:由由上上述述推推导导可可见见,输输出出电电压压除除了了与与输输入入的的二二进进制制数数有有关关,还与运算放大器的反馈电阻还与运算放大器的反馈电阻 R
7、 Rfbfb以及基准电压以及基准电压V VREFREF有关。有关。第9页,本讲稿共65页2D/A转换器的性能指标 D/A D/A转换器性能指标是衡量芯片质量的重要转换器性能指标是衡量芯片质量的重要参数,也是选用参数,也是选用D/AD/A芯片型号的依据。主要性能芯片型号的依据。主要性能指标有:指标有:(1 1)分辨率)分辨率 (2 2)转换精度)转换精度 (3 3)偏移量误差)偏移量误差 (4 4)稳定时间)稳定时间第10页,本讲稿共65页(1 1)分辨率)分辨率 分分辨辨率率-是是指指 D/A D/A 转转换换器器能能分分辨辨的的最最小小输输出出模模拟拟增增量量,即即当当输输入入数数字字发发生
8、生单单位位数数码码变变化化时时所所对对应应输输出出模模拟拟量量的的变变化化量量,它它取取决决于于能能转转换换的的二二进进制制位位数数,数数字字量量位位数数越越多多,分分辨辨率率也也就就越越高高 。其其分分辨辨率率与与二二进进制制位位数数n n呈呈下列关系:下列关系:分辨率分辨率=满刻度值满刻度值/(2 2n n-1-1)=V VREF REF/2/2n n第11页,本讲稿共65页(2 2)转换精度)转换精度 转转换换精精度度-是是指指转转换换后后所所得得的的实实际际值值和和理理论论值值的的接接近近程程度度。它它和和分分辨辨率率是是两两个个不不同同的的概概念念。例例如如,满满量量程程时时的的理理
9、论论输输出出值值为为10V10V,实实际际输输出出值值是是在在9.99V10.01V9.99V10.01V之之间间,其其转转换换精精度度为为10mV10mV。对对于于分分辨辨率率很很高高的的D/AD/A转转换换器器并并不不一一定定具具有有很很高高的的精精度。度。第12页,本讲稿共65页 (3 3)偏移量误差)偏移量误差 偏偏移移量量误误差差-是是指指输输入入数数字字量量时时,输输出出模模拟拟量量对对于于零零的的偏偏移移值值。此此误误差差可可通通过过D/AD/A转转换换器器的的外外接接V VREFREF和和电电位位器器加加以以调调整。整。第13页,本讲稿共65页(4)稳定时间 稳稳定定时时间间-
10、是是描描述述D/AD/A转转换换速速度度快快慢慢的的一一个个参参数数,指指从从输输入入数数字字量量变变化化到到输输出出模模拟拟量量达达到到终终值值误误差差1/2LSB1/2LSB时时所所需需的的时时间间。显显然然,稳稳定定时时间间越越大大,转转换换速速度度越越低低。对对于于输输出出是是电电流流的的D/AD/A转转换换器器来来说说,稳稳定定时时间间是是很很快快的的,约约几几微微秒秒,而而输输出出是是电电压压的的D/AD/A转转换换器,其稳定时间主要取决于运算放大器的响应时间。器,其稳定时间主要取决于运算放大器的响应时间。第14页,本讲稿共65页2.1.2 82.1.2 8位位DAC0832DAC
11、0832芯片芯片主要知识点主要知识点 (1 1)DAC0832 DAC0832性能性能 (2 2)DAC0832 DAC0832工作原理工作原理 (3 3)DAC0832 DAC0832管脚功能管脚功能 第15页,本讲稿共65页(1 1)DAC0832 DAC0832性能性能一个8位D/A转换器电流输出方式稳定时间为1s采用20脚双立直插式封装同系列芯片还有 DAC0830、DAC0831第16页,本讲稿共65页(2 2)DAC0832 DAC0832工作原理工作原理链接动画链接动画第17页,本讲稿共65页 DAC0832DAC0832的的原原理理框框图图及及引引脚脚如如图图2-32-3所所示
12、示。DAC0832DAC0832主主要要由由8 8位位输输入入寄寄存存器器、8 8位位DACDAC寄寄存存器器、8 8位位D/AD/A转转换换器器以以及及输输入入控控制制电电路路四四部部分分组组成成。8 8 位位输输入入寄寄存存器器用用于于存存放放主主机机送送来来的的数数字字量量,使使输输入入数数字字量量得得到到缓缓冲冲和和锁锁存存,由由加加以以控控制制;8 8位位DACDAC寄寄存存器器用用于于存存放放待待转转换换的的数数字字量量,由由加加以以控控制制;8 8位位D/AD/A转转换换器器输输出出与与数数字字量量成成正正比比的的模模拟拟电电流流;由由与与门门、非非与与门门组组成成的的输入控制电
13、路来控制输入控制电路来控制2 2个寄存器的选通或锁存状态。个寄存器的选通或锁存状态。第18页,本讲稿共65页DIDI0 0DIDI7 7:数数据据输输入入线线,其其中中DIDI0 0为为最最低低有有效效位位LSB LSB,DIDI7 7为为 最最高高有有效效位位MSBMSB。CSCS:片选信号,输入线,低电平有效。:片选信号,输入线,低电平有效。WR1WR1:写信号:写信号1 1,输入线,低电平有效。,输入线,低电平有效。ILEILE:输入允许锁存信号,输入线,高电平有效:输入允许锁存信号,输入线,高电平有效 当当ILEILE、和和同同时时有有效效时时,8 8位位输输入入寄寄存存器器端端为为高
14、高电电平平11,此此时时寄寄存存器器的的输输出出端端Q Q跟跟随随输输入入端端D D的的电电平平变变化化;反反之之,当当端端为为低低电电平平00时时,原原D D 端端输输入入数据被锁存于数据被锁存于Q Q端,在此期间端,在此期间D D端电平的变化不影响端电平的变化不影响Q Q端。端。(3 3)DAC0832 DAC0832管脚功能管脚功能第19页,本讲稿共65页XFER(Transfer XFER(Transfer Control Control Signal):Signal):传传送送控控制制信信号号,输输入入线线,低电平有效。低电平有效。I IOUT1OUT1:DACDAC电电流流输输出出
15、端端1 1,一一般般作作为为运运算算放放大大器器差差动动输输入入信信号号之之一。一。I IOUT2OUT2:DACDAC电电流流输输出出端端2 2,一一般般作作为为运运算算放放大大器器另另一一个个差差动动输输入入信号。信号。R Rfbfb:固固化化在在芯芯片片内内的的反反馈馈电电阻阻连连接接端端,用用于于连连接接运运算算放放大大器器的的输输出出端。端。V VREFREF:基准电压源端,输入线,:基准电压源端,输入线,10 VDC 10 VDC 10 VDC10 VDC。V VCCCC:工作电压源端,输入线,:工作电压源端,输入线,5 VDC 5 VDC 15 VDC15 VDC。第20页,本讲
16、稿共65页v 当当WR2WR2和和XFERXFER同时有效时,同时有效时,8 8位位DACDAC寄存器端为高电寄存器端为高电平平“1”“1”,此时,此时DACDAC寄存器的输出端寄存器的输出端Q Q跟随输入端跟随输入端D D也就是也就是输入寄存器输入寄存器Q Q端的电平变化;反之,当端为低电平端的电平变化;反之,当端为低电平“0”“0”时,第一级时,第一级8 8位输入寄存器位输入寄存器Q Q端的状态则锁存到第二级端的状态则锁存到第二级8 8位位DACDAC寄存器中,以便第三级寄存器中,以便第三级8 8位位DACDAC转换器进行转换器进行D/AD/A转换。转换。v 一般情况下为了简化接口电路,可
17、以把和直接接地,一般情况下为了简化接口电路,可以把和直接接地,使第二级使第二级8 8位位DACDAC寄存器的输入端到输出端直通,只有第寄存器的输入端到输出端直通,只有第一级一级8 8位输入寄存器置成可选通、可锁存的单缓冲输入方位输入寄存器置成可选通、可锁存的单缓冲输入方式。式。特殊情况下可采用双缓冲输入方式,即把两个寄存特殊情况下可采用双缓冲输入方式,即把两个寄存器都分别接成受控方式。器都分别接成受控方式。第21页,本讲稿共65页2.1.3 122.1.3 12位位DAC1210DAC1210芯片芯片主要知识点 (1 1)DAC1210DAC1210性能性能 (2 2)DAC1210DAC12
18、10工作原理工作原理第22页,本讲稿共65页(1 1)DAC1210 DAC1210性能性能 DAC1210-DAC1210-是是一一个个1212位位D/AD/A转转换换器器,电电流流输输出出方方式式,其其结结构构原原理理与与控控制制信信号号功功能能基基本本类类似似于于 DAC0832DAC0832。由由于于它它比比 DAC0832DAC0832多多了了4 4条条数数据据输输入入线线,故故有有2424条条引引脚脚,DAC DAC 12101210内内部部原原理理框框图图如如图图2-42-4所所示示,其其同同系系列列芯芯片片DAC1208DAC1208、DAC1209DAC1209可可以相互代换
19、。以相互代换。第23页,本讲稿共65页(2 2)DAC1210 DAC1210工作原理工作原理DAC1210DAC1210内部有三个寄存器:内部有三个寄存器:一一个个8 8位位输输入入寄寄存存器器,用用于于存存放放1212位位数数字字量量中中的的高高8 8位位DIDI1111DIDI4 4;一一个个4 4位位输输入入寄寄存存器器,用用于于存存放放1212位位数数字字量量中中的的低低4 4位位DIDI3 3 DI0 DI0;一一个个1212位位DACDAC寄寄存存器器,存存放放上上述述两两个个输输入入寄寄存存器器送送来来的的1212位位数字量;数字量;12 12位位D/AD/A转换器用于完成转换
20、器用于完成1212位数字量的转换。位数字量的转换。由由与与门门、非非与与门门组组成成的的输输入入控控制制电电路路来来控控制制3 3个个寄寄存存器器的的选选通通或或锁锁存存状状态态。其其中中引引脚脚(片片选选信信号号、低低电电平平有有效效)、(写写信信号号、低低电电平平有有效效)和和BYTE1/BYTE1/(字字节节控控制制信信号号)的的组组合,合,用来控制用来控制 8 8 位输入寄存器和位输入寄存器和 4 4 位输入寄存器。位输入寄存器。第24页,本讲稿共65页图图2-4 DAC12102-4 DAC1210原理框图及引脚原理框图及引脚 链接动画链接动画第25页,本讲稿共65页 当当CSCS、
21、WR1WR1为低电平为低电平“0”“0”,BYTE1/BYTE1/为高电平为高电平“1”“1”时,与门的输时,与门的输出出LE1LE1、LE2LE2为为“1”“1”,选通,选通 8 8 位和位和 4 4 位两个输入寄存器,将要转位两个输入寄存器,将要转换的换的1212位数据全部送入寄存器;当位数据全部送入寄存器;当BYTE1/BYTE1/为低电平为低电平“0”“0”时,时,LE1LE1为为“0”“0”,8 8位输入寄存器锁存刚传送的位输入寄存器锁存刚传送的 8 8 位数据,而位数据,而LE2LE2仍为仍为“1”“1”,4 4 位输入寄存器仍为选通,新的低位输入寄存器仍为选通,新的低 4 4 位
22、数据将刷新刚传送的位数据将刷新刚传送的 4 4 位数据。因此,在与计算机接口电路中,计算机必须先送高位数据。因此,在与计算机接口电路中,计算机必须先送高 8 8 位位后送低后送低 4 4 位。位。XFER(XFER(传送控制信号、低电平有效传送控制信号、低电平有效)和和WR2(WR2(写信号、写信号、低电平有效低电平有效)用来控制用来控制 12 12 位位DACDAC寄存器,当寄存器,当XFERXFER和和WR2WR2同为低电平同为低电平“0”“0”时,与门输出时,与门输出LE3LE3为为“1”“1”,12 12 位数据全部送入位数据全部送入DACDAC寄存器,寄存器,当当XFERXFER和和
23、WR2WR2有一个为高电平有一个为高电平“1”“1”时,与门输出时,与门输出LE3LE3即为即为“0”“0”,则,则1212位位DACDAC寄存器锁存住数据使寄存器锁存住数据使1212位位D/AD/A转换器开始数摸转换。转换器开始数摸转换。第26页,本讲稿共65页2.2 2.2 接口电路接口电路 2.2.1 DAC0832接口电路接口电路 2.2.2 DAC1210接口电路接口电路第27页,本讲稿共65页2.2.1 DAC0832接口电路接口电路链接动画链接动画第28页,本讲稿共65页 由于由于DAC0832DAC0832内部有输入寄存器,所以它的数据总内部有输入寄存器,所以它的数据总线可直接
24、与主机的数据总线相连,图线可直接与主机的数据总线相连,图2-52-5为为DAC0832DAC0832与与PCPC总线的单缓冲接口电路,它是由总线的单缓冲接口电路,它是由DAC0832DAC0832转换芯片、运转换芯片、运算放大器以及算放大器以及74LS13874LS138译码器和门电路构成的的地址译译码器和门电路构成的的地址译码电路组成。图中,码电路组成。图中,08320832内的内的DACDAC寄存器控制端的和直寄存器控制端的和直接接地,使接接地,使DACDAC寄存器的输入到输出始终直通;而输入寄存器的输入到输出始终直通;而输入寄存器的控制端分别受地址译码信号与输入输出指令控寄存器的控制端分
25、别受地址译码信号与输入输出指令控制,即制,即PCPC的地址线的地址线A9A0A9A0经经138138译码器和门电路产生接口译码器和门电路产生接口地址信号作为地址信号作为DAC0832DAC0832的片选信号,输入输出写信号作的片选信号,输入输出写信号作为为DAC0832DAC0832的写信号。的写信号。第29页,本讲稿共65页D/AD/A转换转换接口程序:接口程序:MOV DXMOV DX,220H /220H /口地址如口地址如220H220H送入送入DXDX MOV ALMOV AL,DATA/DATA/被转换的数据如被转换的数据如DATADATA送入累送入累加器加器ALAL OUT DX
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 计算机控制 系统 模拟 输出 通道 优秀 课件
![提示](https://www.taowenge.com/images/bang_tan.gif)
限制150内