第12章时序逻辑电路-精品文档资料整理.ppt

《第12章时序逻辑电路-精品文档资料整理.ppt》由会员分享，可在线阅读，更多相关《第12章时序逻辑电路-精品文档资料整理.ppt（124页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第第 12 章章 时序逻辑电路时序逻辑电路第第 12 章章 时序逻辑电路时序逻辑电路12.1基本双稳态触发器基本双稳态触发器12.2钟控双稳态触发器钟控双稳态触发器12.3寄存器寄存器12.4计数器计数器12.5集成定时器集成定时器 教学基本要求教学基本要求分析与思考题分析与思考题练习题练习题 返回主页返回主页第第 12 章章 时序逻辑电路时序逻辑电路 含有双稳态触发器的逻辑电路称为时序逻辑电含有双稳态触发器的逻辑电路称为时序逻辑电 路，简称时序电路。路，简称时序电路。下一页下一页上一页上一页下一节下一节返返 回回 触发器：具有记忆能力的基本单元电路。触发器：具有记忆能力的基本单元电路。触发器

2、分类：触发器分类：按逻辑功能分类：按逻辑功能分类：R-S 触发器、触发器、J-K 触发器、触发器、D 触发器、触发器、T 触发器触发器 按触发方式分类：按触发方式分类：电平触发、主从触发、边沿触发电平触发、主从触发、边沿触发 按输出状态分类：按输出状态分类：双稳态触发器、单稳态触发器双稳态触发器、单稳态触发器 无稳态触发器。无稳态触发器。第第 12 章章 时序逻辑电路时序逻辑电路基本基本R-S触发器触发器12.1 基本双稳态触发器基本双稳态触发器输出端输出端输入端输入端逻辑状态相反逻辑状态相反触发器的状态：触发器的状态：Q=1Q=0Q=1Q=0 规定规定:Q 端的状态为触发器的状态。端的状态为

3、触发器的状态。2&QQRS&1图图 12.1.1 与非门组成的基本触发器与非门组成的基本触发器下一页下一页上一页上一页下一节下一节返返 回回第第 12 章章 时序逻辑电路时序逻辑电路1 11 00 1RSQnQn+11 10 11 00 0010101010101 00 11Qn102&QQRS&1下一页下一页上一页上一页下一节下一节返返 回回第第 12 章章 时序逻辑电路时序逻辑电路11 00 11 00001 00 11RSQnQn+11 10 11 00 001010101Qn011 1002&QQRS&1下一页下一页上一页上一页下一节下一节返返 回回第第 12 章章 时序逻辑电路时序逻

4、辑电路1011RSQnQn+11 10 11 00 001010101Qn00 11 01 10 1110 0 11 02&QQRS&110下一页下一页上一页上一页下一节下一节返返 回回第第 12 章章 时序逻辑电路时序逻辑电路0 011相等了！相等了！RSQnQn+11 10 11 00 001010101Qn01破坏了逻辑状态！破坏了逻辑状态！不定不定0 11 01 12&QQRS&1下一页下一页上一页上一页下一节下一节返返 回回第第 12 章章 时序逻辑电路时序逻辑电路低电平有效低电平有效!直接置直接置0 端端直接复位端直接复位端直接置直接置1 端端直接置位端直接置位端R S Qn+11

5、 1 Qn0 1 01 0 10 0 不定不定真值表真值表2&QQRS&1SetReset下一页下一页上一页上一页下一节下一节返返 回回第第 12 章章 时序逻辑电路时序逻辑电路不定状态不定状态不定状态不定状态不定状态不定状态逻辑符号逻辑符号SRQQRSRSQ11101初初始始状态状态Q010001011010011不定不定不定不定11翻转翻转 补充例题补充例题 1 根据输入波形根据输入波形画出输出波形。画出输出波形。下一页下一页上一页上一页下一节下一节返返 回回第第 12 章章 时序逻辑电路时序逻辑电路12.2 钟控双稳态触发器钟控双稳态触发器(一一)RS 触发器触发器(1)电路结构：电路结

6、构：2&QQ&1RS时钟脉冲时钟脉冲4&3SRCP图图 12.2.1 R-S 触发器电路触发器电路下一页下一页上一页上一页下一节下一节返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路(2)逻辑功能逻辑功能(a)CP=0 时时:011导引门导引门 3、4 被封锁。被封锁。触发器保持原态：触发器保持原态：Qn+1=Qn2&QQ&14&3SRCPRS下一页下一页上一页上一页下一节下一节返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路1(b)CP=1 时时:导引门导引门 3、4 打开，打开，接收接收 R、S 的信号。的信号。R SQn+10 00 11 01 10 01

7、 1Qn1 00 11 010 11 00 101 10 01 12&QQ&14&3SRCPRS不定不定高电平有效高电平有效!RS设置初设置初态为态为1设置初设置初态为态为0下一页下一页上一页上一页下一节下一节返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路(3)触发方式触发方式在在 CP 脉冲有脉冲有效期间效期间CP 高电平有效：高电平有效：CP 低电平有效：低电平有效：SDQQRS CRDSRCP(a)高高电电平平触触发发(b)低低电电平平触触发发高电平触发高电平触发低电平触发低电平触发真值表真值表R SQn+10 0 Qn0 1 11 0 01 1 不定不定SDQQRS

8、CRDSRCP图图 12.2.2 电平触发电平触发 RS 触发器的逻辑符号触发器的逻辑符号下一页下一页上一页上一页下一节下一节返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路 例例 12.2.1 已知高电平触发已知高电平触发 RS 触发器的触发器的 CP、R、S 波形，且波形，且 Qn0，画出其画出其 Q 端的输出波形。端的输出波形。RSCP1234Q空翻空翻图图 12.2.3 例例 12.2.1 的波形的波形解解下一页下一页上一页上一页下一节下一节返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路（二）（二）JK 触发器触发器(1)电路结构电路结构CPSD主触发

9、器主触发器JKRD主触发器：主触发器：S=J QnR=K QnS C RQQS C R从触发器从触发器图图 12.2.4 JK 触发器触发器下一页下一页上一页上一页下一节下一节返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路主触发主触发器打开器打开从触发从触发器关闭器关闭1 1Q Q0 0CPSD主触发器主触发器JKRDS C RQQS C R从触发器从触发器主触发主触发器关闭器关闭从触发从触发器打开器打开=Q 下一页下一页上一页上一页下一节下一节返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路1 10 0(2)逻辑功能逻辑功能J KQn+10 00 11 01

10、 1Qn0 10 10 00 10 11 000 11 0 CPSD主触发器主触发器JKRDS C RQQS C R从触发器从触发器Q Q下一页下一页上一页上一页下一节下一节返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路11 00 11 01 01 00 CPSD主触发器主触发器JKRDS C RQQS C R从触发器从触发器Q QJ KQn+10 0 Qn0 1 01 01 1(2)逻辑功能逻辑功能下一页下一页上一页上一页下一节下一节返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路0 01 0CPSD主触发器主触发器JKRDS C RQQS C R从触发器从

11、触发器Q Q1 0J KQn+10 0 Qn0 1 01 01 11(2)逻辑功能逻辑功能下一页下一页上一页上一页下一节下一节返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路1 11 0 11 00 1 01 0J KQn+10 0 Qn0 1 01 0 11 1CPSD主触发器主触发器JKRDS C RQQS C R从触发器从触发器Q Q(2)逻辑功能逻辑功能下一页下一页上一页上一页下一节下一节返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路1 11 01 1 0 10 10 0 1CPSD主触发器主触发器JKRDS C RQQS C R从触发器从触发器Q Q

12、QnJ KQn+10 0 Qn0 1 01 0 11 1(2)逻辑功能逻辑功能下一页下一页上一页上一页下一节下一节返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路 后沿主从触发后沿主从触发 前沿主从触发前沿主从触发(3)触发方式触发方式 CP=1（或或 0）时主触发器时主触发器 接收信号，从触发器关闭；接收信号，从触发器关闭；CP=0（或或 1）时主触发器时主触发器 关闭，从触发器接收主触发关闭，从触发器接收主触发 器器的的信号；信号；主从触发。主从触发。J KQn+10 0 Qn0 1 01 0 11 1 Qn真值表真值表下一页下一页上一页上一页下一节下一节返返 回回上一节上

13、一节第第 12 章章 时序逻辑电路时序逻辑电路CPSDQQKJCRDJKCPQQSDKJCRDJKCP前沿处，主触前沿处，主触发器接收信号发器接收信号后沿处，从触后沿处，从触发器接收信号发器接收信号(a)后沿主从触发后沿主从触发(b)前沿主从触发前沿主从触发前沿处，从触前沿处，从触发器接收信号发器接收信号后沿处，主触后沿处，主触发器接收信号发器接收信号图图 12.2.5 主从触发主从触发 JK 触发器的逻辑符号触发器的逻辑符号下一页下一页上一页上一页下一节下一节返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路(4)关于关于J-K 触发器的触发器的 一次性翻转问题一次性翻转问题0

14、 10 10 0110 11 01 001 011 1 00 00 1 0 不翻转不翻转CPSD主触发器主触发器JKRDS C RQ QS C R从触发器从触发器翻转一次翻转一次!下一页下一页上一页上一页下一节下一节返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路 例例12.2.2 已知后沿主从触发已知后沿主从触发 JK 触发器的触发器的 CP、J、K 波形，且波形，且 Qn0，画出触发器的画出触发器的 Q 端波形。端波形。Q1 2 3 4CPJKQn1001100110000110一次一次翻转翻转主触发器已主触发器已经翻转为经翻转为 1 态态主触发器主触发器未翻转未翻转主触发

15、器主触发器翻转为翻转为 0 态态 解解 图图 12.2.6 例例12.2.2 的波形的波形下一页下一页上一页上一页下一节下一节返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路 补充例题补充例题 2 已知已知 CP 的波形，且的波形，且 J=1，K=1，Qn0。画出触发器的画出触发器的 Q 端端波形。波形。CP12345678SDQQKJCRDJKCPQ0翻转时刻？翻转时刻？计数状态计数状态累加累加 1 1分频：分频：f i=1000 Hz f o=500 Hzf if o2下一页下一页上一页上一页下一节下一节返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路&12

16、3456DSRAB置置0维维持持线线置置1维维持持线线置置0阻塞阻塞线线置置1阻塞线阻塞线&SDRDCPQQ（三）（三）D 触发器触发器(1)电路结构电路结构图图 12.2.7 D 触发器电路触发器电路下一页下一页上一页上一页下一节下一节返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路(2)逻辑功能逻辑功能:(1)当当CP=0 时时:0S=R=111门门 5 和门和门 6 打开，打开，可接受输入信号可接受输入信号DB=DA=DD=11&34&QDSRAB置置0维维持持线线置置1维维持持线线置置0阻塞阻塞线线置置1阻塞线阻塞线Q&56&CP&12&SDRD=D门门 3 和门和门

17、4 关闭，关闭，下一页下一页上一页上一页下一节下一节返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路1 11 1DD1 10(2)当当CP 由由 0变变1 时，时，门门 3 和门和门 4 打开，打开，(3)当当CP=1 时，时，输入信号被封锁。输入信号被封锁。则则 Q=DS=DR=D=DD=&34&QDSRAB置置0维维持持线线置置1维维持持线线置置0阻塞阻塞线线置置1阻塞线阻塞线Q&56&CP&12&SDRD=D下一页下一页上一页上一页下一节下一节返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路(3)当当CP=1 时时 输入信号被封锁输入信号被封锁门门 3 和

18、门和门 4 始终打始终打开，开，S 和和 R 的状态是的状态是互补的。互补的。如果：如果：R=D=0门门6 被关闭！被关闭！D 的变化不能的变化不能传递到传递到 S、R 端。端。DD&34&QDSRAB置置0维维持持线线置置1维维持持线线置置0阻塞阻塞线线置置1阻塞线阻塞线Q&56&CP&12&SDRD1 110=10=11=0下一页下一页上一页上一页下一节下一节返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路101=0如果如果 S=D=0 门门 4 和门和门 5 同同时被关闭！时被关闭！D 的变化不能的变化不能传递到传递到 S、R 端。端。0=1DD&34&QDSRAB置置0

19、维维持持线线置置1维维持持线线置置0阻塞阻塞线线置置1阻塞线阻塞线Q&56&CP&12&SDRD1 1下一页下一页上一页上一页下一节下一节返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路真值表真值表01DQn+101CPQQRDSDDCD CPRDSDDCD CPQQ(a)上上升升沿沿触触发发(b)下下升升沿沿触触发发(3)触发方式触发方式 在跳变沿触发。在跳变沿触发。图图 12.2.8 边沿触发边沿触发 D 触发器的逻辑符号触发器的逻辑符号下一页下一页上一页上一页下一节下一节返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路 例例12.2.3 已知上升沿触发已知

20、上升沿触发 D 触发器触发器 D 端的输端的输入信号波形，且入信号波形，且 Qn0，画出触发器的画出触发器的 Q 端波形。端波形。1 2 3 4QCPDD 的变化对的变化对Q 无影响无影响解解图图 12.2.9 例例 12.2.3 的波形的波形下一页下一页上一页上一页下一节下一节返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路（四）（四）T 触发器触发器（触发器逻辑功能的转换）（触发器逻辑功能的转换）真值表真值表T Qn+1SDQQKJCRDJKCP(1)将主从型将主从型 JK 触触 发器改接成发器改接成 T 触发器触发器T CPJ=K=01 Qn+1=Qn Qn+1=Qn01

21、QnQn下一页下一页上一页上一页下一节下一节返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路SDQQKJCRDJKCPT CPSDQQTCRDTCP(a)改接方法改接方法(b)逻辑符号逻辑符号图图 12.2.10 JK 触发器改为触发器改为 T 触发器触发器主主从从触触发发 T 触触发发器器下一页下一页上一页上一页下一节下一节返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路(2)将维持阻塞型将维持阻塞型 D 触发器改接成触发器改接成 T 触发器触发器边边沿沿触触发发 T 触触发发器器RDSDQQDCD CP=1TCPRDSDQQTCT CP(a)改接方法改接方法

22、(b)逻辑符号逻辑符号图图 12.2.10 D 触发器改为触发器改为 T 触发器触发器下一页下一页上一页上一页下一节下一节返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路 例例12.2.4 四人抢答电路。四人参加比赛，四人抢答电路。四人参加比赛，每人一个按钮，其中一人按下按钮后，相应的指每人一个按钮，其中一人按下按钮后，相应的指示灯亮。并且，其它按钮再按下时不起作用。示灯亮。并且，其它按钮再按下时不起作用。解解 采用采用 74LS175 集成芯片。集成芯片。下一页下一页上一页上一页下一节下一节返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路CLRD CPQCLR

23、D CPQCLRD CPQCLRD CPQ时钟时钟清零清零GNDUCC公用清零公用清零公用时钟公用时钟74LS175 片片脚图脚图DIP164Q4D4Q2Q2D 2Q1Q1D1Q3Q3D3Q下一页下一页上一页上一页下一节下一节返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路0 0 0 0与门打开与门打开发光二极管不亮发光二极管不亮1+UCC清零清零1D 2D 3D 4D UCCCP1Q 2Q 3Q 4QRDR4&时钟脉冲时钟脉冲1赛前赛前先清零先清零图图 12.2.12例例 12.2.4 的电路的电路下一页下一页上一页上一页下一节下一节返返 回回上一节上一节第第 12 章章 时

24、序逻辑电路时序逻辑电路0 0 0 0 1关关闭闭11 1 010+UCC清零清零1D 2D 3D 4D UCCCP1Q 2Q 3Q 4QRDR4&时钟脉冲时钟脉冲1按其它按钮按其它按钮不起作用不起作用下一页下一页上一页上一页下一节下一节返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路12.3 寄寄 存存 器器 寄存器寄存器数码寄存器数码寄存器移位寄存器移位寄存器串行串行并行并行 按存取数码的方式按存取数码的方式下一页下一页上一页上一页下一节下一节返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路RDRDRDRDA4 A3 A2 A1O4 O3 O2 O1&S C

25、RFF4Q4FF3Q3FF2Q2FF1Q1S C RS C RS C R1111（一）数码寄存器（一）数码寄存器预先清零预先清零0 0 0 0数码存入端数码存入端数码取出端数码取出端清零清零指令指令0010 0 0 0图图 12.3.1数码寄存器数码寄存器下一页下一页上一页上一页下一节下一节返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路0 0 0 00 0 0 0寄存数码寄存数码取出数码取出数码并行输入并行输入并行输出并行输出取出取出指令指令寄存寄存指令指令1 1 0 10 01 1 0 11 1 0 10RDRDRDRDA4 A3 A2 A1O4 O3 O2 O1&S C

26、RFF4Q4FF3Q3FF2Q2FF1Q1S C RS C RS C R11110 010（一）数码寄存器（一）数码寄存器下一页下一页上一页上一页下一节下一节返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路（二）移位寄存器（二）移位寄存器 按移位方向的不同按移位方向的不同右移位寄存器右移位寄存器左移位寄存器左移位寄存器双向移位寄存器双向移位寄存器1 1 0 1 1 0 1 11 1 0 11 1 0 10 0 0 01 1 0 11 0 0 0 1 1 1 11 1 0 1 0 0 0 0 1 1 0 1 0 1 1 0 1 0 0 01 0 0 1 1 1 0 0 00 1

27、0 0 1 1 1 0 0 0 0 1 0 0 1 1 1 0 1 1 0 11 0 0 0 1 1 1 1 0 0 1 0 0 0 1 1 1 11右移一位右移一位101下一页下一页上一页上一页下一节下一节返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路数码存入端数码存入端数码数码取出端取出端四位右移寄存器四位右移寄存器清零清零移位移位1 1 0 11 0 1 10 0 0 01 0 0 00 1 0 01 0 1 01 1 0 1CPQ4 Q3 Q2 Q1D4DCRDRDDCDCDCRDRDD3D2D1图图 12.3.2 移位寄存器移位寄存器下一页下一页上一页上一页下一节下

28、一节返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路移位移位清零清零DCDCDCDCRDRDRDRDQ4 Q3 Q2 Q1D4CP1 0 0 0 0 1 0 0 1 1 0 1 取数取数:令令D4=0，再输再输入入4 个移位个移位CP 脉冲脉冲,1101 将从低位到将从低位到高位由高位由 Q1 端输出。端输出。串行输入，串行输入，串行输出。串行输出。Q4 Q3 Q2 Q1CP012341 1 0 1 D40 0 0 0 1 0 1 0 D4D4D4D4下一页下一页上一页上一页下一节下一节返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路12.4 计计 数数 器器

29、按计数方式：按计数方式：加法计数器、减法计数器、可逆计数器。加法计数器、减法计数器、可逆计数器。按触发方式：按触发方式：同步计数器、异步计数器。同步计数器、异步计数器。按进位制：按进位制：二进制计数器、十进制计数器、二进制计数器、十进制计数器、任意进制计数器任意进制计数器（一）二进制计数器（一）二进制计数器下一页下一页上一页上一页下一节下一节返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 1 1 10 0 0 0CP Q3 Q2 Q1

30、Q001234567891516二进制加法计数二进制加法计数：累加累加 1；累加累加 15 个脉冲个脉冲需要需要 4 个双稳态触个双稳态触发器。发器。n 个双稳态触发个双稳态触发器能累加器能累加(2n1)个脉冲。个脉冲。下一页下一页上一页上一页下一节下一节返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路Q3TCQ3FF3Q2TCQ2FF2Q1TCQ1FF1Q0TCQ0FF0CPRD=1 1=1 1T 0 0 0 0 (0)0 0 1 0 (2)0 1 0 0 (4)0 1 1 0 (6)1 0 0 0 (8)0 0 0 1 (1)0 0 1 1 (3)0 1 0 1 (5)0

31、1 1 1 (7)图图 12.4.1 二进制计数电路二进制计数电路异步异步二进制二进制加法加法计数器计数器下一页下一页上一页上一页下一节下一节返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路Q0Q1Q2Q31 4 7 10 13 15 16 CP1 11 10 00 01 11 11 10 00 01 10 01 11 11 11 11 10 00 00 00 0十六分频十六分频四四分频分频八八分频分频二二分频分频图图 12.4.2 二进制计数电路的波形二进制计数电路的波形下一页下一页上一页上一页下一节下一节返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路CPQ

32、3 Q2 Q1 Q0Q3 Q2 Q1 Q0012345678915160 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 1 1 10 0 0 01 1 1 11 1 1 01 1 0 11 1 0 01 0 1 11 0 1 01 0 0 11 0 0 00 1 1 10 1 1 00 0 0 10 0 0 0加加法法计计数数减减法法计计数数下一页下一页上一页上一页下一节下一节返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路（二）十进制计数器（二）十进制计数器0 0 0 00 0 0

33、10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1CP Q3 Q2 Q1 Q0012345678910十进制数十进制数BCD码码0123456789进位进位0 0 0 0下一页下一页上一页上一页下一节下一节返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路J0K011J1Q3Q0，J2K2Q1Q0J3Q2Q1Q0，K3Q0图图12.4.3 同步十进制加法计数器同步十进制加法计数器 0 0 0 0K1Q0 0 1 1 11 1 1 1 1 1 1 0 0 00 0 0 0 0 0 1 0 0 10 1 0 0 0 1

34、0 0 0 0CPQ3KJCKJCQ2KJCQ1KJCQ0RD下一页下一页上一页上一页下一节下一节返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路Q0Q1Q2Q31 2 3 4 5 6 7 8 9 10CPCLR ENCLK功能功能10清零清零计数计数10Q3 Q2 Q1 Q04518CLR EN CLKCP1进进位位EN1 2 3 4 5 6 7 8 9 10CP图图12.4.4 十进制加法计数器的波形十进制加法计数器的波形下一页下一页上一页上一页下一节下一节返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路补充内容：任意进制计数器补充内容：任意进制计数器CP1

35、进进位位100 进制计数器进制计数器Q3 Q2 Q1 Q04518CLR EN CLKQ3 Q2 Q1 Q04518CLR EN CLK1 0 0 10 0 0 00 0 0 1下一页下一页上一页上一页下一节下一节返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路试设计一个试设计一个 60 进制计数器。进制计数器。补充例题补充例题 30 1 1 00 0 0 0&进进位位0 0 0 0CP1Q3 Q2 Q1 Q04518CLR EN CLKQ3 Q2 Q1 Q04518CLR EN CLK 练习题：试设计一个练习题：试设计一个 24 进制计数器。进制计数器。下一页下一页上一页上一

36、页下一节下一节返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路Q2 Q1 Q0J KC111RDCPK0=1J1=1 K1=1J0=Q2J2=Q1Q0K2=1CJ KCJ K补充例题补充例题 4 分析电路的逻辑功能。分析电路的逻辑功能。下一页下一页上一页上一页下一节下一节返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路CPQ2 Q1 Q0012345J2 K2 J1K1 J0K00 0 01111111010 010010101101100100000 结论：结论：五进制加五进制加法计数器。法计数器。K0=1J1=1 K1=1J2=Q1Q0K2=1J0=Q2J

37、KC111RDCPCJ KCJ KQ2 Q1 Q01 11 11 11 11 11 1111111下一页下一页上一页上一页下一节下一节返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路1Q2 Q1 Q0 JC K JC K JC KSDCPCP Q2 Q1 Q00123456781 1 11 1 11 1 0 1 0 11 0 00 1 10 1 00 0 10 0 01 1 1J0=K0=1J1=K1=Q0J2=K2=Q1 Q0 结论：结论：减法计数器。减法计数器。补充例题补充例题 4 分析电路的逻辑功能。分析电路的逻辑功能。下一页下一页上一页上一页下一节下一节返返 回回上一节

38、上一节第第 12 章章 时序逻辑电路时序逻辑电路Q4Q3Q2Q1Q0CP1654321 0 0 0 00 1 0 0 00 0 1 0 0DCDCDCDCQ4Q3Q2Q1CPDCQ0补充内容：环形计数器补充内容：环形计数器下一页下一页上一页上一页下一节下一节返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路CP165432Q4Q3Q2Q1Q00 0 1 0 00 0 0 1 00 0 0 0 1DCDCDCDCQ4Q3Q2Q1CPDCQ0补充内容：环形计数器补充内容：环形计数器下一页下一页上一页上一页下一节下一节返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路CP

39、1654320 0 0 0 1Q4Q3Q2Q1Q01 0 0 0 00 1 0 0 0DCDCDCDCQ4Q3Q2Q1CPDCQ0补充内容：环形计数器补充内容：环形计数器下一页下一页上一页上一页下一节下一节返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路图图 12.5.1 555 集成定时器集成定时器（一）（一）555集成定时器集成定时器12.5 集成定时器集成定时器电源端电源端放电端放电端GND低电平低电平触发端触发端高电平高电平触发端触发端电压电压控制端控制端复位端复位端输出端输出端UDD D TH COG TL Uo RD8 7 6 5 5551 2 3 4下一页下一页上

40、一页上一页返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路低电平低电平置置1端端高电平高电平置置0端端INOUT88RSQQ+UDDTHCOTLDMOSUo8745321RD+C2+RRR6+C1 UDD13 UDD23 U6 23UDD时：时：R=0 Q=0 Q=1 MOS管导通管导通 U2 13UDD时：时：S=0Q=1Q=0MOS管截止管截止下一页下一页上一页上一页返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路T C R1 U6、U2 13UDDUo=0例例12.5.1 温控电路。温控电路。U6 23UDD、U2 切断加热器切断加热器T C R1 U6、

41、U2 13UDDUO=1 U6 23UDD、U2 接通加热器接通加热器8 41 562 3 7R1R2R3555+UDDUo0.01F解解图图 12.5.2 例例 12.5.1 的电路的电路下一页下一页上一页上一页返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路（二）单稳态触发器（二）单稳态触发器 只有一个稳态的触发器。只有一个稳态的触发器。特点：特点：在外来触发信号的作用下，能够由稳在外来触发信号的作用下，能够由稳态翻转成另一暂稳状态，暂稳状态维持一定时间态翻转成另一暂稳状态，暂稳状态维持一定时间后，又会自动返回到稳态。后，又会自动返回到稳态。下一页下一页上一页上一页返返 回

42、回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路 无输入信号时：无输入信号时：ui=1 设设 Q=1Q=0 Q=1，MOS 管导通管导通 7 端接通端接通，C 放电放电 U623UDD 设设 Q=0 Q 维持维持 0 态态。Q=0MOS管截止管截止，7 端断开端断开23UDD U6 电容电容 C 充电充电 uC=u6 Q=0 Q=1，MOS 管导通管导通 7 端接地端接地，C 不能充电不能充电，触发器的稳态为触发器的稳态为:uo=Q=08 41 53uoui+UDDRC555627图图 12.5.3 单稳态触发器单稳态触发器下一页下一页上一页上一页返返 回回上一节上一节第第 12 章章

43、 时序逻辑电路时序逻辑电路(1)t=0 t1时，时，ui 未输入未输入:0tui0tuC0tuot18 41 53uoui+UDDRC555627uo=0(2)t=t1 t2时，输入触发脉冲时，输入触发脉冲 ui:u2=ui 13UDD uo=1 C充电充电:uC=u6 t2 t t2 时时，ui 消失消失，u2=ui 13UDDC 继续充电继续充电：uC=u6 23UDD，uo=Q=123UDD u6=uC=下一页下一页上一页上一页返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路0tui0tuC0tuot18 41 53uoui+UDDRC555627t223UDDt3 t

44、t3 时时,uo=Q=023UDDu6=uC Q=1，MOS 管导通管导通C 放电放电U623UDD uo=Q=0暂稳态暂稳态tWtW=t t ln3=1.1RC下一页下一页上一页上一页返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路补充例题补充例题 4 单稳态触发器的应用之一。单稳态触发器的应用之一。8 41 53uoui+UDDRC555627 照明定时电路。照明定时电路。下一页下一页上一页上一页返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路R2SB8 41 53uoui+UDDR1C555627例例12.5.2 洗相曝光定时电路。洗相曝光定时电路。KAK

45、A白白红红KAD2D1解解图图 12.5.4 例例 12.5.2 的电路的电路下一页下一页上一页上一页返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路（三）无稳态触发器（三）无稳态触发器（多谐振荡器）（多谐振荡器）设设 uo=1,7 端断开端断开uo=0 7 端接通端接通，C 放电放电 U213UDD23UDD U6 C 充电充电 u6=u2=uC uo=1 u6=u2=uC 8 41 53uo+UDDR1C555627R2下一页下一页上一页上一页返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路uC0t23UDD0tuot1t2t38 41 53uo+UDDR1

46、C555627R213UDDtW2tW1T输出方波周期输出方波周期 T 的计算的计算:T=tW1+tW2 =0.7(R1+2R2)C占空比占空比=tW1T下一页下一页上一页上一页返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路例例12.5.3 简易电子琴电路。简易电子琴电路。8 41 53762555uo+UDDR28 R27 R26 R25 R24 R23 R22 R21S8 S7 S6 S5 S4 S3 S2 S10.01F+R1C1C2图图 12.5.6 例例 12.5.3 的电路的电路 解解 按下不同的琴键（按下不同的琴键（S1S8），），便接入了便接入了 不同的电阻（

47、不同的电阻（R21R28）。）。简易电子琴就是通过改变电阻值来改变输出方简易电子琴就是通过改变电阻值来改变输出方波的周期，使外接的喇叭波的周期，使外接的喇叭发出不同的音调发出不同的音调。下一页下一页上一页上一页返返 回回上一节上一节第第 12 章章 时序逻辑电路时序逻辑电路教学基本要求教学基本要求第第1212章章 时序逻辑电路时序逻辑电路 1.掌握基本掌握基本 RS 触发器的逻辑功能。触发器的逻辑功能。2.掌握钟控掌握钟控 RS 触发器、触发器、JK 触发器、触发器、D 触触发器和发器和 T 触发器的逻辑功能及触发方式。触发器的逻辑功能及触发方式。3.理解数码寄存器和移位寄存器的工作原理。理解

48、数码寄存器和移位寄存器的工作原理。4.理解二进制计数器和十进制计数器的工作原理解二进制计数器和十进制计数器的工作原理。理。5.了解集成定时器的工作原理，了解用集成定了解集成定时器的工作原理，了解用集成定时器组成的单稳态触发器和无稳态触发器的工作原时器组成的单稳态触发器和无稳态触发器的工作原理。理。返返 回回第第 12 章章 时序逻辑电路时序逻辑电路下一页下一页返返 回回分析与思考分析与思考 12.1(1)为什么说门电路没有记忆功能，而触发器有记为什么说门电路没有记忆功能，而触发器有记忆功能忆功能?12.1(2)试分析由或非门组成的基本试分析由或非门组成的基本 R-S 触发器的逻辑功触发器的逻辑

49、功能，列出其真值表，并与由与非门组成的基本能，列出其真值表，并与由与非门组成的基本 R-S 触发器作一触发器作一比较。比较。12.2(1)钟控触发器的电路结构形式、逻辑功能及触发钟控触发器的电路结构形式、逻辑功能及触发方式三者之间有什么关系方式三者之间有什么关系?逻辑功能相同的触发器，触发方式逻辑功能相同的触发器，触发方式是否相同？是否相同？12.2(3)试比较电平触发、主从触发和边沿触发的特点。试比较电平触发、主从触发和边沿触发的特点。第第 12 章章 时序逻辑电路时序逻辑电路 12.3(1)图示数码寄存器存入数码时是否必须预先清零图示数码寄存器存入数码时是否必须预先清零？&S C RFF4

50、RDQ41&S C RFF3RDQ3S C RFF2RDQ2S C RFF1RDQ1111A1A2A3A4O1O2O3O4取出指令取出指令清零指令清零指令寄存指令寄存指令下一页下一页上一页上一页返返 回回第第 12 章章 时序逻辑电路时序逻辑电路12.3(2)试将图示右移位寄存器改为左移位寄存器试将图示右移位寄存器改为左移位寄存器。数码存入端数码存入端数码取出端数码取出端移位移位CPQ4D4DCRDRDDCDCDCRDRDQ3Q2Q1D3D2D1清零清零下一页下一页上一页上一页返返 回回第第 12 章章 时序逻辑电路时序逻辑电路12.5(1)555 集成定时器能否在集成定时器能否在 的情况下的