关于数字电子时钟实验心得范文(优选).docx

《关于数字电子时钟实验心得范文(优选).docx》由会员分享，可在线阅读，更多相关《关于数字电子时钟实验心得范文(优选).docx（29页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、关于数字电子时钟实验心得范文(优选) 本文是精彩最新发布的关于数字电子时钟试验心得范文(优选)的具体心得体会范文参考文章，觉得有用就保藏了，这里给摘抄给大家学习。 数字时钟，就是以数字显示取代模拟表盘的钟表，在显示上它用数字反应此时的时间,它还能同时显示时，分，秒,且能够对时，分，秒精确进行校时。下面是我带来的有关数字电子时钟试验心得，希望大家喜爱 数字电子时钟试验心得1 基于AVR单片机Mega16的电子时钟设计摘要】Mega16是一款采纳先进RISC精简指令，内置A/D的8位单片机，可支持低电压联机Flash和EEPROM写入功能;同时还支持Basic和C等高级语言编程。 用它设计电子时钟

2、不仅成本低，硬件简洁，。 基于AVR单片机Mega16的电子时钟设计 摘要】Mega16是一款采纳先进RISC精简指令，内置A/D的8位单片机，可支持低电压联机Flash和EEPROM写入功能;同时还支持Basic和C等高级语言编程。 用它设计电子时钟不仅成本低，硬件简洁，而且很简单实现系统移植。 介绍了如何利用AVR系列单片机Mega16及1602字符液晶来设计电子时钟的方法，同时给出了相应的电路原理及部分语言程序。 数字电路课程设计的心得体会 为什么没人啊?都在忙本科教化评估去了。 最核心的是时序逻辑电路的设计，要培育出良好的空间想象实力。 高性能的数字信号处理芯片，不用标准单片机和标准嵌

3、入系统，那速度慢，要缴纳学问产权许可费用，发达国家都是特地有针对性设计的时序逻辑电路的独立设计。 例如上个世纪80年头的苹果牌个人计算机，就是用很多通用中小规模数字集成电路搭建的时序逻辑电路，国内以此仿照了中华学习机。 现在的CPU设计困难，时序逻辑电路都集成在芯片里面，集成度高，要靠高等院校的教材和试验课程，实在没法设计出低端的CPU。 所以一般都是购买国外集成电路系统的构架，以此为基础设计，这就有学问产权的费用，到了流片的时候，人家要统计你的生产数量，要收费的。 这就是基础教化关系的国家平安的一个例子。 电子时钟课程设计报告 我们刚刚做完的课程设计。 给你啦 数字钟设计报告 设计者: 20

4、232073 20232046 书目 1 设计目的 3 2 设计要求指标 3 2。 1 基本功能 3 2。 2 扩展功能 4 3。 方案论证与比较 4 4 总体框图设计 4 5 电路原理分析 4 5。 1数字钟的构成 4 5。 1。 1 分频器电路 5 5。 1。 2 时间计数器电路 5 5。 1。 3分频器电路 6 5。 1。 4振荡器电路 6 5。 1。 5数字时钟的计数显示电路 6 5。 2 校时电路 7 5。 3 整点报时电路 8 6系统仿真与调试 8 7。 结论 8 参考文献 9 试验作品附图 10 数字钟 摘要:数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具

5、有更高的精确性和直观性，且无机械装置，具有更更长的运用寿命，因此得到了广泛的运用。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。 目前，数字钟的功能越来越强，并且有多种特地的大规模集成电路可供选择。 从有利于学习的角度考虑，这里主要介绍以中小规模集成电路设计数字钟的方法。 经过了数字电路设计这门课程的系统学习，特殊经过了关于组合逻辑电路与时序逻辑电路部分的学习，我们已经具备了设计小规模集成电路的实力，借由本次设计的机会，充分将所学的学问运用到实际中去。 本次课程设计要求设计一个数字钟，基本要求为数字钟的时间周期为24小时，数字钟显示时、分、秒，数字钟的时间基准一秒对

6、应现实生活中的时钟的一秒。 供扩展的方面涉及到定时自动报警、按时自动打铃、定时广播、定时启闭路灯等。 因此，探讨数字钟及扩大其应用，有着特别现实的意义。 1 设计目的 1。 驾驭数字钟的设计、组装与调试方法。 2。 熟识集成元器件的选择和集成电路芯片的逻辑功能及运用方法。 3。 驾驭面包板结构及其接线方法 4。 熟识仿真软件的运用。 2 设计要求及指标 2。 1基本功能 1)时钟显示功能，能够正确显示“时”、“分”、“秒”。 2)具有快速校准时、分、秒的功能。 3)用555定时器与RC组成的多谐振荡器产生一个标准频率(1Hz)的方波脉冲信号。 2。 2扩展功能 1)用晶体振荡器产生一个标准频率

7、(1Hz)的脉冲信号。 2)具有整点报时的功能。 3)具有闹钟的功能。 4) 3、方案论证与比较 本设计方案运用555多谐振荡器来产生1HZ的信号。 通过变更相应的电阻电容值可使频率微调，不必运用分频器来对高频信号进行分频使电路繁复。 虽然此振荡器没有石英晶体稳定度和精确性高，由于设计便利，操作简洁，成为了设计时的首选，但是由于与试验中运用的555芯片产生的脉冲相比较，利用晶振产生的脉冲信号更加的稳定，同过电压表的测量能很好的视察到这一点，同时在显示上能够更加接进预定的值，受外界环境的干扰较少，肯定程度上优于运用555芯片产生信号方式。 我们组依旧同时设计了555和晶振两个信号产生电路。 (本

8、试验报告中着重根据原方案设计的555电路进行说明) 4、 系统设计框图数字式计时器一般由振荡器、分频器、计数器、译码器、显示器等几部分组成。 在本设计中555振荡器及其相应外部电路组成标准秒信号发生器，由不同进制的计数器、译码器和显示器组成计时系统。 秒信号送入计数器进行计数，把累计的结果以'时'、'分'、'秒'的数字显示出来。 '时'显示由二十四进制计数器、译码器、显示器构成，'分'、'秒'显示分别由六十进制计数器、译码器、显示器构成。 其原理框图如图1。 1所示。 5、电路原理分析 5。 1数字

9、钟的构成 数字钟事实上是一个对标准频率(1HZ)进行计数的计数电路。 由于计数的起始时间不行能与标准时间一样，故须要在电路上加一个校时电路，同时标准的1HZ时间信号必需做到精确稳定。 在此运用555振荡器组成1Hz的信号。 数字钟原理框图(1。 1) 5。 1。 1振荡器电路 555定时器组成的振荡器电路给数字钟供应一个频率为1Hz的方波信号。 其中OUT为输出。 5。 1。 2时间计数器电路时间计数电路由秒个位和秒十位计数器，分个位和分十位计数器刚好个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而依据设计要求，时个位和时十位计数器为24进制计数器

10、。 5。 1。 3分频器电路 通常，数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，须要对振荡器的输出信号进行分频。 通常实现分频器的电路是计数器电路，一般采纳多级2进制计数器来实现。 例如，将32768Hz的振荡信号分频为1HZ的分频倍数为32768( )，即实现该分频功能的计数器相当于15级2进制计数器。 5。 1。 4振荡器电路利用555定时器组成的多谐振荡器接通电源后，电容C1被充电，当电压上升到肯定数值时里面集成的三极管导通，然后通过电阻和三极管放电，不断的充放电从而产生肯定周期的脉冲，通过变更电路上器件的值可以微调脉冲周期。 5。 1。 5数字时钟的计数显示限制在设计中

11、，我们运用的是74_160十进制计数器，来实现计数的功能，试验中主要用到了160的置数清零功能(特点:消耗一个时钟脉冲)，清零功能(特点:不耗时钟脉冲)，在上级160限制下级160时候通过组合电路(主要利用与非门)实现，在连接电路的时候要留意并且强调使能端的连接，其将影响到。 基于单片机的电子时钟的设计与制作(C语言) 要求:采纳万年历芯片进行设计 采纳万年历芯片，其实可以用时钟芯片DS1302。 显示用什么，是数码管，还是LCD1602?设计与制作，是要做出实物吗?要是仿真，给你一个 仿真图，可以做参考。 数字电子时钟试验心得2 数字电子钟的逻辑框图如图3-4所示。它由555集成芯片构成的振

12、荡电路、分频器、计数器、显示器和校时电路组成。555集成芯片构成的振荡电路产生的信号经过分频器作为秒脉冲，秒脉冲送入计数器，计数结果通过“时”、“分”、“秒”译码器显示时间。 1. 振荡器 石英晶体振荡器的特点是振荡频率精确、电路结构简洁、频率易调整。它还具有压电效应，在晶体某一方向加一电场，则在与此垂直的方向产朝气械振动，有了机械振动，就会在相应的垂直面上产生电场，从而机械振动和电场互为因果，这种循环过程始终持续到晶体的机械强度限止时，才达到最终稳定。这用压电谐振的频率即为晶体振荡器的固有频率。 一般来说，般来说，振荡器的频率越高，计时精度越高，但耗电量将增大。假如精度要求不高也可以采纳由集

13、成电路定时器555与RC组成的多谐振荡器。如图3-4-1所示。设振荡频率f=1KHz，R为可调电阻，微调R1可以调出1KHz输出。 2. 分频器 由于振荡器产生的频率很高，要得到秒脉冲，须要分屏电路。本试验由集成电路定时器555与RC组成的多谐振荡器，产生1KHz的脉冲信号。故采纳3片中规模集成电路计数器74LS90来实现，得到须要的秒脉冲信号。 3. 计数器 秒脉冲信号经过6级计数器，分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时。“秒”“分”计数器为六十进制，小时为十二进制。 (1)六十进制计数 由分频器来的秒脉冲信号，首先送到“秒”计数器进行累加计数，秒计数器应完成

14、一分钟之内秒数目的累加，并达到60秒时产生一个进位信号，所以，选用一片74LS90和一片74LS92组成六十进制计数器，采纳反馈归零的方法来实现六十进制计数。其中，“秒”十位是六进制，“秒”个位是十进制。如图3-4-3-1所示。 (2)十二四进制计数 “12翻1”小时计数器是根据“01020311120102”规律计数的，这与日常生活中的计时规律相同。在此试验中，小时的个位计数器由4位二进制同步可逆计数器74LS191构成，十位计数器由D触发器74LS74构成，将它们级连组成“12翻1”小时计数器。 计数器的状态要发生两次跳动：一是计数器计到9，即个位计数器的状态为Q03Q02Q01Q00=1

15、001，在下一脉冲作用下计数器进入暂态1010，利用暂态的两个1即Q03Q01使个位异步置0，同时向十位计数器进位使Q10=1;二是计数器计到12后，在第13个脉冲作用下个位计数器的状态应为Q03Q02Q01Q00=0001，十位计数器的Q10=0。其次次跳动的十位清0和个位置1信号可由暂态为1的输出端Q10，Q01，Q00来产生。 图3-4-3-2 M12计数器功能表 4. 译码器 译码是指把给定的代码进行翻译的过程。计数器采纳的码制不同，译码电路也不同。74LS48驱动器是与8421BCD编码计数器协作用的七段译码驱动器。74LS48配有灯测试LT、动态灭灯输入RBI，灭灯输入/动态灭灯输

16、出BI/RBO,当LT=0时，74LS48出去全1。 5. 显示器 本系统用七段发光二极管来显示译码器输出的数字，显示器有两种：共阳极显示器或共阴极显示器。74LS48译码器对应的显示器是共阴极显示器。 6. 校时电路 当数字钟走时出现误差时，须要校正时间。校时电路实现对“时”“分”“秒”的校准。在电路中设有正常计时和校对位置。本试验实现“时”“分”的校对。 对校时的要求是，在小时校正时不影响分和秒的正常计数;在分校正时不影响秒和小时的正常计数。须要留意的时，校时电路是由与非门构成的组合逻辑电路，开关S1或S2为“0”或“1”时，可能会产生抖动，为防止这一状况的发生我们接入一个由RS触发器组成

17、的防抖动电路来限制。 图3-4-6-1 校时开关的功能表 3.5 试验主体电路的装调 由图3-4所示的数字中系统组成框图根据信号的流向分级安装，逐级级联。这里的每一级是指组成数字中的各个功能电路。 级联时假如出现时序协作不同步，或剑锋脉冲干扰，引起的逻辑混乱，可以增加多级逻辑门来延时。假如显示字符改变很快，模糊不清，可能是由于电源电流的跳变引起的，可在集成电路器件的电源端Vcc加退藕滤波电容。通常用几十微法的大电容与0.01F的小电容相并联。 画数字钟的主体逻辑电路图。 如图3-5 图3-5 数字钟的主体电路逻辑图 3.6 功能扩展电路 (1)定时限制电路 数字钟在指定的时刻发出信号，或驱动音

18、响电路“闹时”，或对某装置的电源进行接通或断开“限制”。不管是闹时还是限制，都要求时间精确，即信号的起先时刻与持续时间必需满意规定的要求。 例如要求上午7时59分发出闹时信号，持续时间为1分钟。本试验设计为7时59分时，音响电路的晶体管导通，则扬声器发出1KHz的声音。持续1分钟到8点整晶体管因输入端为“0”而截止，电路停闹。 图3-6 闹时电路 (2)仿广播电台整点报时电路 仿广播电台整点报时电路的功能要求是，每当数字钟计时快要到整点时发出声响，通常根据4低音1高音的依次发出间断声响，以最终一声高音结束的时刻为整点时刻。 设4声低音(约500Hz)分别发生在59分51秒、53秒、55秒及57

19、秒，最终一声高音(约1KHz)发生在59分59秒，它们的持续时间均为1秒。 图3.7 整个电路的组装及调试 和扩展电路检查均无连线错误并且显示正常后，将两个电路连为一个整体，接上+5V电源。视察时钟是否显示正常;是否在上午7时59分发出闹时信号，持续时间一分钟;是否有四声低音分别发生在59分51秒、53秒、55秒及57秒，最终一声高音法正在59分59秒，它们持续时间均为1秒。若不正常则检查电路各个部分，直到得到满足的结果。我们共经过两天的调试，圆满完成了这次为期两周的课程设计。 四.试验总结 短短的两周课程设计结束了。看着自己设计、连线、调试胜利的数字电子钟，很有成就感。真的很有收获，体会到了

20、什么是学以致用，理论与实践的差别究竟有多大。以前上课都是上一些最基本的东西而现在却可以将以前学的东西做出有实际价值的东西。在这个过程中，我的确学得到许多在书本上学不到的东西，如：怎么设计一个六十、十二进制计数器，如何实现校时的防抖动等等。但也遇到了不少的挫折，有时遇到了一个错误怎么找也找不到缘由所在，找了老半天结果却是接头的方向接错了，有时更是忘接地了。在学习中的小问题在课堂上不行能犯，在动手的过程中却很有可能犯。特殊是在接电路时，一不当心就会犯错，而且很不简单检查出来。在调试主板电路时，十位不进位，检查电路，以为没有什么问 题，后来一步一步的检查，发觉总的地线没接，接上总的地线，一切正常。副

21、版是我的同组刘玉龙连接的电路，在主板和副版连接起来后，新的问题又出现了。第一，计数太快了，正常一秒，我们设计的数字电子表却可以走两三秒，明显输入不是1Hz的脉冲信号;其次，我们的校时电路连接正确，可是每次校时，开关S1或S2为“0”或“1”时，会产生抖动，无法正常校时。针对这两个问题，我们进行了分析，进而转化为实际的操作。我们在+5V电压和地线之间分别加了两个电容，通过滤波，选择我们须要的1Hz脉冲信号。对于无法正常校时的问题，在设计中接入一个由RS触发器组成的防抖动电路来限制校时。把时间调到上午7点58分，等7点59分精确闹钟响起，持续一分钟。再将时间跳到58分，等59分51秒、53秒、55

22、秒及57秒都发出4声低音，最终一声高音发生在59分59秒。，持续时间都是一秒钟。数字电子钟已经胜利完成了。 我的动手实力又有了进一步的提高，我感到非常的兴奋。同时学到了课本上没有的东西，也熬炼了自己独立解决问题的实力。这在以后的学习和生活中会有很大的用处。但是我还有不足，根据电路连接实物时，器件的摆放不够科学，最终导致了，只有自己能看懂电路的走向。不过我会在以后的学习中逐步提高，做一个动手实力强的高校生。 非常感谢自动化系供应这么好的机会，让我们把学到的学问应用到实践中，同时感谢老师的耐性指导。 数字电子时钟试验心得3 数字电子钟的设计(由数字IC构成)一、设计目的1。 熟识集成电路的引脚支配

23、。 2。 驾驭各芯片的逻辑功能及运用方法。 3。 了解面包板结构及其接线方法。 4。 了解数字钟的组成及工作原理。 5。 熟识数字钟的设计与制作。 二、设计要求1。 设计指标时。 数字电子钟的设计(由数字IC构成)一、设计目的1。 熟识集成电路的引脚支配。 2。 驾驭各芯片的逻辑功能及运用方法。 3。 了解面包板结构及其接线方法。 4。 了解数字钟的组成及工作原理。 5。 熟识数字钟的设计与制作。 二、设计要求1。 设计指标时间以24小时为一个周期;显示时、分、秒;有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间;计时过程具有报时功能，当时间到达整点前5秒进行蜂鸣报时;为了保证计时

24、的稳定及精确须由晶体振荡器供应表针时间基准信号。 2。 设计要求画出电路原理图(或仿真电路图);元器件及参数选择;电路仿真与调试;PCB文件生成与打印输出。 3。 制作要求 自行装配和调试，并能发觉问题和解决问题。 4。 编写设计报告 写出设计与制作的全过程，附上有关资料和图纸，有心得体会。 三、设计原理及其框图1。 数字钟的构成 数字钟事实上是一个对标准频率(1HZ)进行计数的计数电路。 由于计数的起始时间不行能与标准时间(如北京时间)一样，故须要在电路上加一个校时电路，同时标准的1HZ时间信号必需做到精确稳定。 通常运用石英晶体振荡器电路构成数字钟。 图 3-1所示为数字钟的一般构成框图。

25、 图3-1 数字钟的组成框图 晶体振荡器电路晶体振荡器电路给数字钟供应一个频率稳定精确的32768Hz的方波信号，可保证数字钟的走时精确及稳定。 不管是指针式的电子钟还是数字显示的电子钟都运用了晶体振荡器电路。 分频器电路 分频器电路将32768Hz的高频方波信号经32768( )次分频后得到1Hz的方波信号供秒计数器进行计数。 分频器事实上也就是计数器。 时间计数器电路时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器刚好个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而依据设计要求，时个位和时十位计数器为12进制计数器。 译码驱动电路 译码

26、驱动电路将计数器输出的8421BCD码转换为数码管须要的逻辑状态，并且为保证数码管正常工作供应足够的工作电流。 数码管 数码管通常有发光二极管(LED)数码管和液晶(LCD)数码管，本设计供应的为LED数码管。 2。 数字钟的工作原理 1)晶体振荡器电路 晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时精确及稳定。 图3-2所示电路通过CMOS非门构成的输出为方波的数字式晶体振荡电路，这个电路中，CMOS非门U1与晶体、电容和电阻构成晶体振荡器电路，U2实现整形功能，将振荡器输出的近似于正弦波的波形转换为较志向的方波。 输出反馈电 阻R1为非门供应偏置，使电路工作于放大区域，即非门的功能近

27、似于一个高增益的反相放大器。 电容C1、C2与晶体构成一个谐振型网络，完成对振荡频率的限制功能，同时供应了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。 由于晶体具有较高的频率稳定性及精确性，从而保证了输出频率的稳定和精确。 晶体XTAL的频率选为32768HZ。 该元件专为数字钟电路而设计，其频率较低，有利于削减分频器级数。 从有关手册中，可查得C1、C2均为30pF。 当要求频率精确度和稳定度更高时，还可接入校正电容并实行温度补偿措施。 由于CMOS电路的输入阻抗极高，因此反馈电阻R1可选为10M。 较高的反馈电阻有利于提高振荡频率的稳定性。 非门电路可选74HC00

28、。 图3-2 COMS晶体振荡器 2)分频器电路通常，数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，须要对振荡器的输出信号进行分频。 通常实现分频器的电路是计数器电路，一般采纳多级2进制计数器来实现。 例如，将32768Hz的振荡信号分频为1HZ的分频倍数为32768(215)，即实现该分频功能的计数器相当于15极2进制计数器。 常用的2进制计数器有74HC393等。 本试验中采纳CD4060来构成分频电路。 CD4060在数字集成电路中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，运用更为便利。 CD4060计数为14级2进制计数器，可以将32768HZ的信号

29、分频为2HZ，其内部框图如图3-3所示，从图中可以看出，CD4060的时钟输入端两个串接的非门，因此可以干脆实现振荡和分频的功能。 图3-3 CD4046内部框图 3)时间计数单元 时间计数单元有时计数、分计数和秒计数等几个部分。 时计数单元一般为12进制计数器计数器，其输出为两位8421BCD码形式;分计数和秒计数单元为60进制计数器，其输出也为8421BCD码。 一般采纳10进制计数器74HC390来实现时间计数单元的计数功能。 为削减器件运用数量，可选74HC390，其内部逻辑框图如图 2。 3所示。 该器件为双25-10异步计数器，并且每一计数器均供应一个异步清零端(高电平有效)。 图

30、3-4 74HC390(1/2)内部逻辑框图 秒个位计数单元为10进制计数器，无需进制转换，只需将QA与CPB(下降沿有效)相连即可。 CPA(下降没效)与1HZ秒输入信号相连，Q3可作为向上的进位信号与十位计数单元的CPA相连。 秒十位计数单元为6进制计数器，须要进制转换。 将10进制计数器转换为6进制计数器的电路连接方法如图3-5所示，其中Q2可作为向上的进位信号与分个位。 数字电子时钟试验心得4 随着单片机技术的飞速发展，在其推动下，现代的电子产品几乎渗透到了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高。 时间就是金钱、时间就是生

31、命、时间就是成功，精确的驾驭时间和安排时间对人们来说至关重要，时钟是我们生活中必不行少的工具。电子钟的设计方法有许多种，但是基于单片机并通过LCD显示的电子时钟具有编程敏捷、精确度高、便于携带、显示直观等特点。 利用STC单片机对DS1302时钟芯片进行读写操作并通过12864中文液晶显示实时时钟信息，这样便构成了一个单片机电子时钟。 关键词：单片机，电子时钟，LCD12864,DS1302,闹钟。 第一章 引言 1957年,Ventura独创了世界上第一个电子表，从而奠定了电子时钟的基础，电子时钟起先快速发展起来。现代的电子时钟是基于单片机的一种计时工具，采纳延时程序产生肯定的时间中断，用于

32、一秒的定义，通过计数方式进行满六十秒分钟进一，满六非常小时进一，满二十四小时小时清零。从而达到计时的功能，是人民日常生活补课缺少的工具。 石英表都采纳了石英技术，因此走时精度高，稳定性好，运用便利，不须要常常调试，数字式电子钟用集成电路计时时，译码代替机械式传动，用LED显示器代替指针显示进而显示时间，减小了计时误差，这种表具有时、分、秒显示时间的功能，还可以进行时和分的校对，片选的敏捷性好。 该电子时钟由STC89C52，按键，LCD12864中文液晶显示器，DS1302等构成，采纳晶振电路作为驱动电路，由延时程序和循环程序产生的一秒定时，达到时分秒的计时，六十秒为一分钟，六非常钟为一小时，

33、满二十四小时为一天。 其次章电子时钟设计要求及方案论证 1、显示模块选择方案和论证 方案一： 采纳点阵式数码管显示。点阵式数码管是由八行八列的发光二极管组成，可用来显示数。但体积较大，且价格也相对较高，从便携好用的角度动身，不采纳此种方案。 方案二： 采纳LED数码管动态扫描。LED数码管价格便宜,对于显示数字最合适,但功耗较大，且显示容量不够，所以也不用此种方案。 方案三： 采纳LCD液晶显示屏。液晶显示屏的显示功能强大,可显示大量文字，显示多样,清楚可见,且价格适中，所以采纳了LCD数码管作为显示。 2、时钟芯片的选择方案和论证 方案一： 干脆采纳单片机定时计数器供应秒信号，运用程序实现年

34、、月、日、星期、时、分、秒计数。采纳此种方案虽然削减芯片的运用，节约成本，但是，实现的时间 误差较大。所以不采纳此方案。 方案二： 采纳DS1302时钟芯片实现时钟，DS1302芯片是一种高性能的时钟芯片，可自动对秒、分、时、日、周、月、年以及闰年补偿的年进行计数，而且精度高,工作电压2.5V5.5V范围内，2.5V时耗电小于300nA. 3、电路设计最终方案确定 综上各方案所述,对此次作品的方案选定: 采纳STC89C52单片机作为主限制系统;采纳DS1302作为时钟芯片;采纳12864LCD液晶作为显示器件。 第三章单片机简介 1、STC89C52主要功能及PDIP封装 STC89C52是

35、由深圳宏晶科技公司生产的与工业标准MCS-51指令集和输出管脚相兼容的单片机。STC89C52主要功能如表2.1所示，其PDIP封装如图2.1所示 STC89C52主要功能 2、STC89C52引脚介绍 数字电子时钟试验心得5 1 电路原理图 数字电子钟的电路原理图如图1.1所示。 2 工作原理 数字电子钟由多谐振荡器、计数器、显示译码器、显示器和校时电路组成。多谐振荡器产生秒脉冲信号，秒脉冲送入计数器计数，计数结果通过“时”、“分”、“秒”显示译码器译码，由显示器显示时间。 数字时钟的组成框图如图2.1所示。 2.1 多谐振荡器与分频电路 多谐振荡器与分频电路如图2.2所示。多谐振荡器是一种

36、能产生矩形波的自激振荡器，也称矩形波发生器。“多谐”指矩形波中除了基波成格外，还含有丰富的高次谐波成分。 多谐振荡器没有稳态，只有两个暂稳态。在工作时，电路的状态在这两个暂稳态之间自动地交替变换，由此产生矩形波脉冲信号，常用作脉冲信号源刚好序电路中的时钟信号。数字时钟里用的是555定时器构成的1khz多谐振荡器。可调电阻Rw可以变更输出信号的频率。 如图2.2所示图中电容C、电阻R1和R2作为振荡器的定时元件，确定着输出矩形波正、负脉冲的宽度。定时器的触发输入端(2脚)和阀值输入端(6脚)与电容相连;集电极开路输出端(7脚)接R1、R2相连处，用以限制电容C的充、放电;外界限制输入端(5脚)通

37、过0.01uF电容接地。 电路接通电源的瞬间，由于电容C来不及充电，Vc=0v，所以555定时器状态为1，输出Vo为高电平。同时，集电极输出端(7脚)对地断开，电源Vcc对电容C充电，电路进入暂稳态I，此后，电路周而复始地产生周期性的输出脉冲。多谐振荡器两个暂稳态的维持时间取决于RC充、放电回路的参数。 多谐振荡器与分频电路为计数器供应计数脉冲和为校时电路供应校时脉冲。多谐振荡器的振荡频率设计为2Hz，R为51K，RW大约为50K，C为4.7F。 多谐振荡器产生的2Hz脉冲信号为校时电路的校时脉冲。2Hz脉冲信号经过CD4013组成的分频器，进行2分频，输出1Hz的秒脉冲为计数器的计数脉冲。

38、555定时器的引脚图如图2.3所示。555定时器是一种模拟电路和数字电路相它由分压器,比较器,基本R-S触发器和放电三极管等部分组成.分压器由三个5的等值电阻串联而成.分压器为比较器,供应参考电压,比较器的参考电压为,加在同相输入端,比较器的参考电压为,加在反相输入端.比较器由两个结构相同的集成运放,组成.高电平触发信号加在的反相输入端,与同相输入端的参考电压比较后,其结果作为基本R-S触发器端的输入信号;低电平触发信号加在的同相输入端,与反相输入端的参考电压比较后,其结果作为基本RS触发器端的输入信号.基本R-S触发器的输出状态受比较器的输出端限制。 图2.3 555定时器引脚图 D触发器C

39、D4013的引脚图如图2.4所示。CD4013是一双D触发器,由两个相同的、相互独立的数据型触发器构成。 每个触发器有独立的数据、置位、复位、时钟输入和Q及Q输出，此器件可用作移位寄存器，且通过将Q输出连接到数据输入，可用作计算器和触发器。在时钟上升沿触发时，加在D输入端的逻辑电平传送到Q输出端。 置位和复位与时钟无关，而分别由置位或复位线上的高电平完成。CD4013引脚，一个D有6个端子：2个输出，4个限制。4个限制分别是R、S、CP、D。R和S不能同时为高电平。 当R为1、S为0时，输出Q肯定为0，因此R可称为复位端。当S为1、R为0时，输出Q肯定为1。当R、S均为0时，Q在CP端有脉冲上

40、升沿到来时动作，详细是Q=D，即若D为1则Q也为1，若D为0则Q也为0。 2.2计数、译码显示电路 计数、译码器显示电路如图2.5所示。计数器由秒计数器、分计数器、和时计数器串联组成。秒计数器和分计数器为60进制计数器，由一个十进制计数器和一个六进制计数器串联组成。时计数器为24进制计数器，由两个十进制计数器串联并利用反馈接成24进制计数器。秒计数器、分计数器、和时计数器的运用计数器CD4026，CD4026具有显示译码功能，输送给各自的数码管，显示出时、分、秒的计时。这种计数器的设计可采纳异步反馈置零法，先按二进制计数级联起来构成计数器，当计数状态达到所需模值后，经门电路译码、反馈，产生“复

41、位”脉冲将计数器清零，然后重新起先进行下一循环。计数、译码显示电路用到的数码管的引脚图如图2.6所示。计数、显示译码器CD4026的引脚图如图2.7所示。非门CD4069的引脚图如图2.8所示。三输入与门CD4073的引脚图如图2.9所示。 2.2.1 LED数码管 LED数码管实物图如图2.10所示，数码管内部就是LED灯的组合。LED数码管里面有八个发光二极管。引脚分别记作a、b、c、d、e、f、g、bd，其中bd是小数点，abcdefgh分别限制8个段，称段码。数码管的3、8脚是公共端，公共端可以用三极管限制是否连接电源，由此可以限制整个数码管点亮或熄灭。假如多个数码管一起运用，如8个，

42、这个端口就用来选择须要运用的数码管的位，即第几位数码管起作用。常用的LED数码管有两种，一种是共阳极一种是共阴极的。将多只LED的阴极连在一起即为共阴式，而将多只LED的阳极连在一起即为共阳式。以共阴式为例，若把阴极接地，在相应段的阳极接上正电源，该段即会发光。共阴极数码管原理说明：共阴极数码管中各段发光二极管的伏安特性和一般二极管类似，只是正向降较大，正向电阻也较大。在肯定范围内，其正向电流与发光亮度成正比。由于常规的数码管用电电流只有12mA，最大极限电流也只有1030 mA，所以它的输入端在5 V电源或高于TTL高电平(3.5 V)的电路信号相接时，肯定要串加限流电阻，以免损坏器件。 2

43、.3 校时电路 当时钟走时不准时，须要进行校时，应截断分个位和时个位的干脆计数通路，并采纳正常计时信号与校正信号可以随时切换的电路接入其中。校时电路如图2.11所示。由与非门和二个开关组成，实现对“时”、“分”的校准。当校时开关K1、K2扳到A端时，校时的2Hz脉冲输送到时计数器和分计数器个位的CP端，进行时计数器和分计数器“时”、“分”的校准。当校时开关K1、K2扳到B端时，时计数器和分计数器的进位脉冲输送到时计数器和分计数器个位的CP端，时钟正常计时。与非门CD4011的引脚图如图2.12所示。 2.4 数字钟整体电路工作原理 数字钟首先由多谐振荡器产生秒脉冲信号，通过CD4013的Q输入

44、到CD4026的CP中，到计数器中进行计数。秒、分、时的计数器运用的是CD4026计数器。秒计数器和分计数器为60进制计数器，由一个十进制计数器和一个六进制计数器串联组成。时计数器为24进制计数器，由两个十进制计数器串联并利用反馈接成24进制计数器。同时CD4026有译码功能，输送给各个数码管显示时间。当计数状态达到所需模值后，经门电路译码、反馈，产生“复位”脉冲将计数器清零，然后重新起先进行下一循环。当时钟走时不准就须要校时。校时电路用与非门和两个开关组成实现对“时”、“分”的校准。当校时开关K1、K2扳到A端时，校时的2Hz脉冲输送到时计数器和分计数器个位的CP端，进行时计数器和分计数器“时”、“分”的校准。当校时开关K1、K2扳到B端时，时计数器和分计数器的进位脉冲输送到时计数器和分计数器个位CP端，时钟正常计时。 数字电子时钟试验心得