实验五--时序逻辑电路实验报告(共3页).doc
《实验五--时序逻辑电路实验报告(共3页).doc》由会员分享,可在线阅读,更多相关《实验五--时序逻辑电路实验报告(共3页).doc(4页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、精选优质文档-倾情为你奉上实验五 时序逻辑电路(计数器和寄存器)-实验报告一、实验目的1掌握同步计数器设计方法与测试方法。2掌握常用中规模集成计数器的逻辑功能和使用方法。 二、实验设备设备:THHD-2型数字电子计数实验箱、示波器、信号源器件:74LS163、74LS00、74LS20等。三、实验原理和实验电路1计数器计数器不仅可用来计数,也可用于分频、定时和数字运算。在实际工程应用中,一般很少使用小规模的触发器组成计数器,而是直接选用中规模集成计数器。2(1) 四位二进制(十六进制)计数器74LS161(74LS163)74LSl61是同步置数、异步清零的4位二进制加法计数器,其功能表见表5
2、.1。74LSl63是同步置数、同步清零的4位二进制加法计数器。除清零为同步外,其他功能与74LSl61相同。二者的外部引脚图也相同,如图5.1所示。表5.1 74LSl61(74LS163)的功能表清零预置使能时钟预置数据输入输出工作模式RDLDEPETCPABCDQAQBQCQD0 ()0000异步清零10DADBDCDDDADBDCDD同步置数110保 持数据保持110保 持数据保持1111计 数加1计数3集成计数器的应用实现任意M进制计数器一般情况任意M进制计数器的结构分为3类,第一类是由触发器构成的简单计数器。第二类是由集成二进制计数器构成计数器。第三类是由移位寄存器构成的移位寄存型
3、计数器。第一类,可利用时序逻辑电路的设计方法步骤进行设计。第二类,当计数器的模M较小时用一片集成计数器即可以实现,当M较大时,可通过多片计数器级联实现。两种实现方法:反馈置数法和反馈清零法。第三类,是由移位寄存器构成的移位寄存型计数器。4实验电路:十进制计数器同步清零法同步置数法 六进制扭环计数器 具有方波输出的六分频电路 图5.1 74LS161(74LS163)外部引脚图四、实验内容及步骤1集成计数器实验(1)按电路原理图使用中规模集成计数器74LS163和与非门74LS00,连接成一个同步置数或同步清零十进制计数器,并将输出连接至数码管或发光二极管。然后使用单次脉冲作为触发输入,观察数码
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 实验 时序 逻辑电路 报告
限制150内