数字电路时序模块精.ppt

《数字电路时序模块精.ppt》由会员分享，可在线阅读，更多相关《数字电路时序模块精.ppt（87页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、数字电路时序模块第1页，本讲稿共87页第一节第一节 计数器计数器按进位方式，分为同步和异步计数器。按进位方式，分为同步和异步计数器。按进位制，分为模二、模十和任意模计数器。按进位制，分为模二、模十和任意模计数器。按逻辑功能，分为加法、减法和可逆计数器。按逻辑功能，分为加法、减法和可逆计数器。按集成度，分为小规模与中规模集成计数器。按集成度，分为小规模与中规模集成计数器。用来计算输入脉冲数目用来计算输入脉冲数目见见P350(老版老版P347）一、计数器的分类一、计数器的分类第2页，本讲稿共87页二、对计数器电路的基本要求二、对计数器电路的基本要求（1）能够对输入的时钟信号进行计数，并能以并行方式

2、输出计数结果。）能够对输入的时钟信号进行计数，并能以并行方式输出计数结果。（2）必须保证能对记录下每一个时钟脉冲。）必须保证能对记录下每一个时钟脉冲。（3）可以同步或异步方式计数。）可以同步或异步方式计数。（4）能够对计数器进行同步或异步复位（把计数器设置为）能够对计数器进行同步或异步复位（把计数器设置为0）。）。（5）能够以并行方式对计数器进行数据输入，也叫做预设或初始化。）能够以并行方式对计数器进行数据输入，也叫做预设或初始化。（6）可可提提供供计计数数器器内内数数据据的的并并行行读读出出，并并根根据据要要求求提提供供三三态态输输出出控控制制（三三态态输输入入输输出出是是指指数数据据输输入

3、入输输出出端端是是否否具具有有三三态态功功能能，这这对对形成总线十分必要）。形成总线十分必要）。（7）一般计数器记录二进制数据的长度为）一般计数器记录二进制数据的长度为8位、位、16位和位和32位。位。（8）计数器的工作时钟应当是边沿有效，以保证数据正确。）计数器的工作时钟应当是边沿有效，以保证数据正确。第3页，本讲稿共87页三、中规模计数器三、中规模计数器（三）中规模异步计数器（三）中规模异步计数器（二）四位二进制可逆计数器（二）四位二进制可逆计数器（一）四位二进制同步计数器（一）四位二进制同步计数器第4页，本讲稿共87页（一）四位二进制同步计数器（一）四位二进制同步计数器1.1.四位二进制

4、同步计数器四位二进制同步计数器CT74161CT741612.CT741612.CT74161功能扩展功能扩展第5页，本讲稿共87页1.1.四位二进制同步计数器四位二进制同步计数器CT74161CT74161 四个主从四个主从J-K触发器构成触发器构成(1)逻辑符号逻辑符号D A:高位高位低位低位CP:时钟输入，上升沿时钟输入，上升沿有效。有效。R:异步清零，低电平有效。异步清零，低电平有效。LD:同步预置，低电平有效。同步预置，低电平有效。QD QA:高位高位低位低位P、T：使能端，多片级联：使能端，多片级联。讲义P349QCC：进位输出端：进位输出端。第6页，本讲稿共87页 输输 入入 输

5、输 出出CPRLDP(S1)T(S2)A B C D QA QB QC QD0 0 0 0 0 10 A B C D A B C D110 保持保持11 0 保持保持111 1 计数计数CT74161CT74161功能表功能表第7页，本讲稿共87页1)1)异步清除：当异步清除：当R=0R=0，输出，输出“00000000”状态，状态，与与CPCP无关。无关。2)2)同步预置：当同步预置：当R=1R=1，LD=0LD=0，在在CPCP上升沿时上升沿时，输出，输出 端反映输入数据的状态。端反映输入数据的状态。3)3)保持：当保持：当R=LD=1R=LD=1时，各触发器均处于保持状态。时，各触发器均

6、处于保持状态。4)4)计数：当计数：当LD=R=P=T=1LD=R=P=T=1时，按时，按二进制自然码二进制自然码 计数。计数。若初态为若初态为0000,150000,15个个CPCP后，输出为后，输出为 “11111111”，进位，进位Q QCC CC=TQ=TQA AQ QB BQ QC CQ QD D=1=1。第。第1616个个 CP CP作用后，输出恢复到作用后，输出恢复到00000000状态，状态，Q QCC CC=0=0。(2)功能功能1.1.四位二进制同步计数器四位二进制同步计数器CT74161CT74161 第8页，本讲稿共87页74LS161波形图第9页，本讲稿共87页 输输

7、 入入 输输 出出CPRLDP(S1)T(S2)A B C DQA QB QC QD0 0 0 0 0 10 A B C D A B C D11 0 保持保持11 0 保持保持11 1 1 计数计数2.2.四位二进制同步计数器四位二进制同步计数器CT74163CT74163 CT74163CT74163功能表功能表CT74161功能表功能表第10页，本讲稿共87页 CT74163CT74163采用采用同步清零同步清零方式方式：当当R=0R=0时，且当时，且当CPCP的的上升沿上升沿来到时来到时,输出输出Q QD DQ QC CQ QB BQ QA A 才全被清零。才全被清零。(1)(1)外引线

8、排列和外引线排列和CT74161CT74161相同。相同。(2)(2)置数，计数，保持等功能与置数，计数，保持等功能与CT74161CT74161相同。相同。(3)(3)清零功能与清零功能与CT74161CT74161不同。不同。2.2.四位二进制同步计数器四位二进制同步计数器CT74163CT74163 特点：特点：第11页，本讲稿共87页连接成任意模连接成任意模M 的计数器的计数器(1)同步预置法同步预置法(2)反馈清零法反馈清零法(3)多次预置法多次预置法3.741613.74161应用电路应用电路（P359、P441）第12页，本讲稿共87页 态序表态序表 计数计数 输输 出出N QD

9、 QC QB QA0 0 1 1 01 0 1 1 12 1 0 0 03 1 0 0 14 1 0 1 05 1 0 1 16 1 1 0 07 1 1 0 18 1 1 1 09 1 1 1 1例例1:1:设计一个设计一个M=10的计数器。的计数器。解解:方法一方法一 采用后十种状态采用后十种状态0110QCC=10(1)(1)同步预置法同步预置法0110第13页，本讲稿共87页(1)(1)同步预置法同步预置法例例1:1:设计一个设计一个M=10的计数器。的计数器。011000000000100100011010001010110111101111000111010011010101111

10、001101解解:画出全状态转换图画出全状态转换图 第14页，本讲稿共87页 态序表态序表 计数计数 输输 出出N QD QC QB QA0 0 0 0 01 0 0 0 12 0 0 1 03 0 0 1 14 0 1 0 05 0 1 0 16 0 1 1 07 0 1 1 18 1 0 0 09 1 0 0 1例例2:2:设计一个设计一个M=10的计数器。的计数器。方法二方法二:采用前十种状态采用前十种状态000010010(1)(1)同步预置法同步预置法仿真仿真7416174161计数计数器器.msm.msm0000第15页，本讲稿共87页(1)(1)同步预置法同步预置法例例2:2:设

11、计一个设计一个M=10的计数器。的计数器。0000100100000方法二方法二:采用前十种状态采用前十种状态0000000100100011010001010110111101111000111010011010101111001101全状态转换图：全状态转换图：第16页，本讲稿共87页例例3:3:同步预置法设计同步预置法设计 M=24 计数器。计数器。00011000010000000（24）10=（11000）2需需 两两 片片初态为：初态为：0000 0001终态：终态：00011000第17页，本讲稿共87页连接成任意模连接成任意模M 的计数器的计数器(1)同步预置法同步预置法(2)

12、反馈清零法反馈清零法(3)多次预置法多次预置法3.741613.74161应用电路应用电路 第18页，本讲稿共87页例例1:1:分析图示电路的功能。分析图示电路的功能。0 0 0 0 01 0 0 0 12 0 0 1 03 0 0 1 14 0 1 0 05 0 1 0 16 0 1 1 07 0 1 1 18 1 0 0 09 1 0 0 110 1 0 1 011 1 0 1 112 1 1 0 0 采用采用CT74161CT741610000011（2 2）反馈清零法）反馈清零法 态序表态序表 N QD QC QB QAM12仿真仿真第19页，本讲稿共87页 态序表态序表 N QD Q

13、C QB QA0 0 0 0 01 0 0 0 12 0 0 1 03 0 0 1 14 0 1 0 05 0 1 0 16 0 1 1 07 0 1 1 18 1 0 0 09 1 0 0 1采用采用CT74161CT74161例例2:2:设计一模设计一模9 9计数器。计数器。00000（2 2）反馈清零法）反馈清零法第20页，本讲稿共87页例例3:3:设计一设计一M=12 计数器。计数器。态序表态序表 N QD QC QB QA0 0 0 0 01 0 0 0 12 0 0 1 03 0 0 1 14 0 1 0 05 0 1 0 16 0 1 1 07 0 1 1 18 1 0 0 09

14、 1 0 0 110 1 0 1 011 1 0 1 112 1 1 0 0采用采用CT74161CT7416100000仿仿 真真（2 2）反馈清零法）反馈清零法提问：采用74163如何实现第21页，本讲稿共87页连接成任意模连接成任意模M 的计数器的计数器（1）同步预置法）同步预置法（2）反馈清零法）反馈清零法（3）多次预置法）多次预置法3.CT741613.CT74161应用电路应用电路 第22页，本讲稿共87页M=10 计数器计数器 态序表态序表 N QD QC QB QA0 0 0 0 0(3)(3)多次预置法多次预置法例例:分析电路功能。分析电路功能。2 0 1 0 13 0 1

15、1 04 0 1 1 15 1 0 0 07 1 1 0 18 1 1 1 09 1 1 1 11 0 1 0 06 1 1 0 000100011第23页，本讲稿共87页作业题P385(老版P386)5-4、5-5、P456(老版P460)习题6-2、第24页，本讲稿共87页二、中规模计数器二、中规模计数器（三）中规模异步计数器（三）中规模异步计数器（二）四位二进制可逆计数器（二）四位二进制可逆计数器（一）四位二进制同步计数器（一）四位二进制同步计数器第25页，本讲稿共87页D A:高位高位低位低位CPU、CPD:双时钟输入双时钟输入R:异步清除异步清除,高电平高电平有效。有效。LD:异异步

16、预置步预置,低电平低电平有效。有效。QD QA:高位高位低位低位1.逻辑符号逻辑符号 加到最大加到最大值时产生进位值时产生进位信号信号QCC=0 减到最小减到最小值时产生借位值时产生借位信号信号QCB=0（二）四位二进制可逆计数器（二）四位二进制可逆计数器CT74193CT74193 讲义P350 MSI器件中的74190、74191、74192和74193均是同步可逆计数器。其中，74190和74192是同步十进制可逆计数器，74191和74193是同步二进制可逆计数器。第26页，本讲稿共87页（二）四位二进制可逆计数器（二）四位二进制可逆计数器CT74193CT74193 CT74193C

17、T74193功能表功能表第27页，本讲稿共87页 连接成任意模连接成任意模M 的计数器的计数器(1)接成接成M16的计数器的计数器2.CT741932.CT74193功能扩展功能扩展(二）四位二进制可逆计数器二）四位二进制可逆计数器CT74193CT74193 第28页，本讲稿共87页0 0 1 1 01 0 1 1 12 1 0 0 03 1 0 0 14 1 0 1 05 1 0 1 16 1 1 0 07 1 1 0 18 1 1 1 09 1 1 1 1例：用例：用CT74193CT74193设计设计M=9 计数器。计数器。方法一方法一:采用采用异步预置、异步预置、加加法计数法计数（1

18、）接成）接成M16的计数器的计数器QCC=00110 态序表态序表 N QD QC QB QA0110提问：该电路的输出有多少个状态？第29页，本讲稿共87页第30页，本讲稿共87页方法二方法二:采用采用异步预置、异步预置、减减法计数法计数01 0 0 111 0 0 020 1 1 130 1 1 040 1 0 150 1 0 060 0 1 170 0 1 080 0 0 190 0 0 0QCB=01001例例1 1：用：用CT74193CT74193设计设计M=9 计数器。计数器。1001 态序表态序表NQDQCQBQA（1）接成）接成M16的计数器的计数器第31页，本讲稿共87页

19、连接成任意模连接成任意模M 的计数器的计数器(1)接成接成M16的计数器的计数器2.CT741932.CT74193功能扩展功能扩展(二）四位二进制可逆计数器二）四位二进制可逆计数器CT74193CT74193 第32页，本讲稿共87页例例:用用CT74193CT74193设计设计M=147 计数器。计数器。方法一方法一:采用采用异步清零、加异步清零、加法计数。法计数。M=(147)10=(10010011)2需要两片需要两片CT741931001110000000000（2）接成）接成M16的计数器的计数器第33页，本讲稿共87页方法二方法二:采用采用减减法法计数、计数、异步预置。异步预置。

20、利用利用QCB端端M=(147)10=(10010011)21001110011001001例例:用用CT74193CT74193设计设计M=147 计数器计数器（2）接成）接成M16的计数器的计数器第34页，本讲稿共87页二、中规模计数器二、中规模计数器（三）中规模异步计数器（三）中规模异步计数器（二）四位二进制可逆计数器（二）四位二进制可逆计数器（一）四位二进制同步计数器（一）四位二进制同步计数器第35页，本讲稿共87页(1)触发器触发器A：模：模2 CPCPA A入入Q QA A出出(2)触触发发器器B、C、D：模模5异异步步计计数器。数器。CPCPB B 入入QD QB出出CPA、CP

21、B:时钟输入端时钟输入端R01、R02:直接清零端直接清零端Sg1、Sg2:置置9 9端端QD QA:高位高位低位低位1.逻辑符号逻辑符号（三）异步计数器（三）异步计数器CT74290CT74290讲义P367第36页，本讲稿共87页74290的内部电路结构（三）异步计数器（三）异步计数器CT74290CT74290第37页，本讲稿共87页(2)(2)异步清零：当异步清零：当R R0101=R=R0202=1=1，S Sg1g1、S Sg2g2有低电平有低电平 时时，则输出则输出“00000000”状态，与状态，与CPCP无关。无关。(1)(1)置置9 9：当：当S Sg1g1=S Sg2g2

22、=1=1 时，时，输出输出 10011001 状态。状态。(3)(3)计数：计数：当当R R0101、R R0202及及S Sg1g1、S Sg2g2有低电平时有低电平时，且，且 当有当有CP下降沿下降沿时，即可以实现计数。时，即可以实现计数。2.功能功能 在外部将在外部将Q QA A和和CPCPB B连接构成连接构成8421BCD8421BCD码计码计数。数。CPCPA A入入QD QA出出 在外部将在外部将Q QD D和和CPCPA A连接构成连接构成5421BCD5421BCD码计码计数。数。CPCPB B入入QAQD QC QB出。出。（三）异步计数器（三）异步计数器CT74290CT

23、74290第38页，本讲稿共87页 输输 入入 输输 出出CP R0（1）R0（2）Sg（1）Sg（2）QA QB QC QD 1 1 0 0 0 0 0 1 1 0 0 0 0 0 1 1 1 0 0 1 0 0 计计 数数 0 0 0 0 0 0 0 0 （三）异步计数器（三）异步计数器CT74290CT74290第39页，本讲稿共87页例例 1：采用：采用CT74290 设计设计M=6计数器。计数器。方法一：利用方法一：利用R端端00 0 0 011 0 0 020 1 0 031 1 0 040 0 1 051 0 1 060 1 1 001100000 M=6 M=6 态序表态序表N

24、 QA QB QC QD第40页，本讲稿共87页例例 2：采用：采用CT74290 设计设计M=7计数器。计数器。M=7 M=7 态序表态序表 NQAQBQC QD00 0 0 011 0 0 020 1 0 031 1 0 040 0 1 051 0 1 060 1 1 071 0 0 1方法二：利用方法二：利用S 端端10010110第41页，本讲稿共87页例例 3：用：用CT74290 设计设计M=10计数器。计数器。M=10 M=10 态序表态序表 NQAQDQC QB00 0 0 010 0 0 120 0 1 030 0 1 140 1 0 051 0 0 061 0 0 171

25、0 1 081 0 1 191 1 0 0要求：采用要求：采用5421码计数码计数第42页，本讲稿共87页例例 4：用：用CT74290 设计设计M=88计数器。计数器。方法三：采用两片方法三：采用两片CT74290级联级联01第43页，本讲稿共87页第一节第一节 计数器计数器第二节第二节 寄存器寄存器第三节第三节 序列码发生器序列码发生器小结小结第44页，本讲稿共87页移位寄存器移位寄存器寄存器寄存器单向移位寄存器单向移位寄存器双向移位寄存器双向移位寄存器用来存放数据用来存放数据（一）、（一）、寄存器的分类寄存器的分类从功能上分：从功能上分：第45页，本讲稿共87页（一）、（一）、寄存器的分

26、类寄存器的分类从触发方式分：从触发方式分：电平控制寄存器电平控制寄存器边沿控制寄存器边沿控制寄存器第46页，本讲稿共87页（一）、（一）、寄存器的分类寄存器的分类从从电电路路结结构构分分第47页，本讲稿共87页(1)、电平控制寄存器、电平控制寄存器74373是指在时钟信号的有效电平期间接收数据讲义P342第48页，本讲稿共87页(2)、边沿控制寄存器、边沿控制寄存器74273是指在时钟信号的有效边沿接收数据P343第49页，本讲稿共87页例例5-3-6 分析图5-3-33所示电路的逻辑功能 寄存器应用电路寄存器应用电路 解：解：根据图5-3-33可知，该电路由两片寄存器和一片译码器组成。讲义P

27、354第50页，本讲稿共87页解解：74139中中有有两两个个2线线-4线线译译码码电电路路，由由图图中中译译码码器器可可知知，当当电电路路使使能能信信号号 =1时时，电电路路不不工工作作，两两片片寄寄存存器器都都不不能能进进行行输输入入、输输出出工工作作。当当电电路路使使能能信信号号 =0时时，如如果果输输入入信信号号RW=1，表表示示从从寄寄存存器器中中读读取取数数据据，如如果果输输入入信信号号RW=0，表表示示向向寄寄存存器器写写数数据据。而而输输入入信信号号CS称称为为片片选选信信号号，用用于于控控制制哪哪一一片片寄寄存存器器有有效效，如如果果CS=0，寄寄存存器器I工作，如果工作，如

28、果CS=1，则寄存器，则寄存器II工作。其时序图如图工作。其时序图如图5-3-34所示。所示。第51页，本讲稿共87页图5-3-34 例5-3-6的波形第52页，本讲稿共87页（1 1）当当CLR=0 时，异步清零。时，异步清零。（2 2）当当S0S1时，并行送时，并行送 数。数。（3）当）当S0S1时，保持。时，保持。（4）当）当S0=1，S1=0时，时，右移右移 且数据从且数据从SR 端串行输入。端串行输入。（5）当）当S0=0，S1=1 时，时，左移左移 且数据从且数据从SL 端串行输入。端串行输入。2.2.功能功能1.1.逻辑符号逻辑符号（二）（二）四位四位双向移位寄存器双向移位寄存器

29、CT74194CT74194讲义P345第53页，本讲稿共87页CT74194CT74194功能表功能表（二）（二）四位四位双向移位寄存器双向移位寄存器CT74194CT74194第54页，本讲稿共87页（三）（三）单向移位寄存器（八位单向移位寄存器（八位CT74164CT74164）讲义P346第55页，本讲稿共87页2.环形计数器环形计数器1.数据转换数据转换3.扭环形计数器扭环形计数器（四）寄存器的应用（四）寄存器的应用第56页，本讲稿共87页1.1.七位串行七位串行并行转换并行转换串行串行并行并行并行并行串行串行第57页，本讲稿共87页例例5-3-9 分析图5-3-39所示电路的逻辑功

30、能 解：根据电路模型列出态序表通过分析可知本例是模通过分析可知本例是模7计数器，本例的关键是确定每次计数器，本例的关键是确定每次右移时进入右移时进入SR端的数据。端的数据。第58页，本讲稿共87页2.环形计数器环形计数器1.数据转换数据转换3.扭环形计数器扭环形计数器（四）寄存器的应用（四）寄存器的应用第59页，本讲稿共87页2.2.环形计数器环形计数器讲义P442环形计数器是指将移位寄存器的首尾相连，而且，任何状态中只有一个触发器的状态为1。例例6-3-4 用D触发器实现一个 模5环形同步计数器 解：解：、画状态转换图、画状态转换图D4 QCPD QCPD QCPD QCPD0 QCPCP第

31、60页，本讲稿共87页2.2.环形计数器环形计数器、画全状态转换表、画全状态转换表,求激励函数求激励函数D4将非主环状态指入主环达到自启动的目的。列出D4输入端的卡诺图，化简后可以得到以下逻辑表达式：第61页，本讲稿共87页2.2.环形计数器环形计数器、画全状态转换表、画全状态转换表、画电路图、画电路图第62页，本讲稿共87页例：用例：用CT74194CT74194构成构成M=4M=4的环形计数器。的环形计数器。态序表态序表 注意：注意：（1 1）电电路路除除了了有有效效计计数数循循环环外外，还有五个无效循环。还有五个无效循环。（2 2）不不能能自自启启动动，工工作作时时首首先先在在S加启动信

32、号进行预置。加启动信号进行预置。2.2.环形计数器环形计数器根据194的功能表S1=1,S2=1时，同步预置。加正脉冲启动。第63页，本讲稿共87页环形计数器设计环形计数器设计（1）连接方法：）连接方法：将移位寄存器的输出将移位寄存器的输出QD接到接到SR输入端。输入端。（2）判断触发器个数：）判断触发器个数：计数器的模计数器的模n(n为移位寄存器的位为移位寄存器的位数数)。第64页，本讲稿共87页2.环形计数器环形计数器1.数据转换数据转换3.扭环形计数器扭环形计数器（四）寄存器的应用（四）寄存器的应用第65页，本讲稿共87页3.扭环形计数器扭环形计数器例例6-3-5 用MSI器件74194

33、实现一个模8扭环形计数器 解：写出态序表解：写出态序表第66页，本讲稿共87页注意：注意：（1 1）电电路路除除了了有有效效计计数数循循环环外外，还有一个无效循环。还有一个无效循环。（2 2）不不能能自自启启动动，工工作作时时首首先先在在S加启动信号进行预置。加启动信号进行预置。第67页，本讲稿共87页扭环形计数器设计扭环形计数器设计（1）连接方法：）连接方法：将将移移位位寄寄存存器器的的输输出出QD经经反反相相器器后后反反馈馈到到SR输入端。输入端。（2）判断触发器个数：）判断触发器个数：计数器的模计数器的模2n(n为移位寄存器的位为移位寄存器的位数数)。第68页，本讲稿共87页2.环形计数

34、器环形计数器1.数据转换数据转换3.扭环形计数器扭环形计数器（四）寄存器的应用（四）寄存器的应用第69页，本讲稿共87页第一节第一节 计数器计数器第二节第二节 寄存器寄存器第三节第三节 序列码发生器序列码发生器小结小结第70页，本讲稿共87页一、计数器型序列码发生器一、计数器型序列码发生器按按一一定定规规则则排排列列的的周周期期性性串串行二进制码。行二进制码。任意长度的序列码任意长度的序列码三、反馈型序列码发生器三、反馈型序列码发生器二、移位寄存型序列码发生器二、移位寄存型序列码发生器第71页，本讲稿共87页一、计数器型序列码发生器一、计数器型序列码发生器2.2.按要求设计组合输出电路。按要求

35、设计组合输出电路。计数器计数器+组合输出电路组合输出电路（一）电路组成（一）电路组成（二）设计过程（二）设计过程 1.1.根根据据序序列列码码的的长长度度S S设设计计模模S S计计数器，状态可以自定。数器，状态可以自定。第72页，本讲稿共87页例：设计一产生例：设计一产生110001001110序列码发生器。序列码发生器。第一步：设计计数器第一步：设计计数器（1）序序列列长长度度S=12，可可以以设设计模计模12计数器。计数器。（2）选用）选用CT74161。（3）采用同步预置法。）采用同步预置法。（4）设设 定定 有有 效效 状状 态态 为为 QDQCQBQA=01001111。0010一

36、、计数器型序列码发生器一、计数器型序列码发生器讲义P449383第73页，本讲稿共87页第二步：设计组合电路第二步：设计组合电路 QD QC QB QA Z 0 1 0 0 1 0 1 0 1 1 0 1 1 0 0 0 1 1 1 0 1 0 0 0 0 1 0 0 1 1 1 0 1 0 0 1 0 1 1 0 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0（1）列出真值表。列出真值表。（2）卡诺图化简。卡诺图化简。（3）采用采用8输入输入数据选择器实现数据选择器实现逻辑函数逻辑函数：D0=D1=D3=D5=0D2=D6=1D4=QA，D7=一、计数器型序列

37、码发生器一、计数器型序列码发生器第74页，本讲稿共87页第第三三步步：画电路图画电路图 D0=D1=D3 =D5=0D2=D6=1D4=QA，D7=Z一、计数器型序列码发生器一、计数器型序列码发生器第76页，本讲稿共87页三、反馈型序列码发生器三、反馈型序列码发生器-最长线性序列码发生器最长线性序列码发生器一、计数器型序列码发生器一、计数器型序列码发生器二、移位寄存型序列码发生器二、移位寄存型序列码发生器第77页，本讲稿共87页二、移位寄存型序列码发生器二、移位寄存型序列码发生器例例6-3-6 用用D触发器设计一个产生触发器设计一个产生1111000100的序列码发生器的序列码发生器。解：解：

38、（1）分析题意，确定系统状态和输出，画出原始状态转换表和状态转换图（2）确定时序类型根据设计要求，本例属于同步时序电路设计问题。因此，不需要设计时钟输入信号。（3）状态化简由设计要求可知，本例不需要进行状态化简。第78页，本讲稿共87页（4）状态设计（5）组合设计（求控制函数）（6）画出 逻辑图提问：是否任何序列码都可用此法（移位寄存器）实现？第79页，本讲稿共87页三、反馈型最长线性序列码发生器三、反馈型最长线性序列码发生器 (m(m序列码发生器序列码发生器)2.电路组成：电路组成：移位寄存器移位寄存器+异或反馈电路异或反馈电路1.最长线性序列码长度：最长线性序列码长度：S=2S=2n n-

39、1-13.设计过程设计过程:(1)根据根据S=2n-1，确定，确定n。(2)再查表可得反馈函数再查表可得反馈函数 f(Q)。(3)画电路图。画电路图。(4)加防全加防全0装置。装置。第80页，本讲稿共87页NF(Q)NF(Q)1Q112Q6Q7Q11Q122Q1Q213Q9Q10Q12Q133Q2Q314Q9Q11Q13Q144Q3Q415Q14Q155Q4Q516Q11Q13Q14Q166Q5Q617Q14Q177Q6Q718Q1Q2Q5Q188Q2Q3Q4Q819Q14Q17Q18Q199Q5Q920Q17Q2010 Q7Q1021Q19Q2111 Q9Q1122Q21Q22M序列反馈函数

40、表第81页，本讲稿共87页例：设计例：设计S=7的的m序列码发生器。序列码发生器。第第一一步步：根根据据S=2n-1，确定确定n=3。第第二二步步：查查表表6-31可可得得反馈函数：反馈函数：f(Q)=Q2Q3(即即CT74194的的DSR=Q1Q2)。第三步：第三步：画电路图。画电路图。三、反馈型最长线性序列码发生器三、反馈型最长线性序列码发生器(m(m序列码发生器序列码发生器)第82页，本讲稿共87页第四步：第四步：加全加全0校正项校正项第五步：第五步：画电路图画电路图 利利用用全全0状状态态，重重新新置置数数以以实实现现自自启启动动，逻逻辑辑电电路路如图所示。如图所示。例：设计例：设计S

41、=7的的m序列码发生器。序列码发生器。三、反馈型最长线性序列码发生器三、反馈型最长线性序列码发生器 (m(m序列码发生器序列码发生器)第83页，本讲稿共87页 数数字字电电子子钟钟是是一一种种直直接接用用数数字字显显示示时时间间的的计计时时装装置置，一一般般由由晶晶体体振振荡荡器器、分分频频器器、计计数数器器、译译码码器器、显显示示器器、校校时时电电路路和和电电源源等部分组成。等部分组成。第84页，本讲稿共87页 本本章章讨讨论论了了几几种种常常用用的的时时序序模模块块，如如计计数数器器、寄寄存存器器、移移位位寄寄存存器器以以及及由由他他们们组组成成的的序序列列信信号号发发生器生器等等。计计数

42、数器器可可分分为为同同步步、异异步步两两种种；同同步步计计数数器器的的工作频率高，异步计数器电路简单。工作频率高，异步计数器电路简单。移位寄存器分为左移、右移及双向。移位寄存器分为左移、右移及双向。小小 结结第85页，本讲稿共87页 （1）熟练读懂中规模时序模块的功能表；）熟练读懂中规模时序模块的功能表；（2）熟练掌握中规模模块电路的功能扩展；）熟练掌握中规模模块电路的功能扩展；（3）具备应用时序模块及组合电路构成）具备应用时序模块及组合电路构成 给定逻辑功能电路的能力。给定逻辑功能电路的能力。本章重点本章重点第86页，本讲稿共87页习习 题题 P391 5-16、5-18 P456(老版P460)练习题 6-7、6-9、6-11 P458(老版P462)6-22 6-21第87页，本讲稿共87页