半导体器件 (3)优秀PPT.ppt

《半导体器件 (3)优秀PPT.ppt》由会员分享，可在线阅读，更多相关《半导体器件 (3)优秀PPT.ppt（48页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、半导体器件半导体器件第1页，本讲稿共48页器件.2本章重点本章重点1.定性地了解定性地了解MOS器件器件2.用于手工分析的简单器件模型用于手工分析的简单器件模型3.用于用于SPICE模拟的细节器件模型模拟的细节器件模型第2页，本讲稿共48页器件.33.2 3.2 二极管二极管数字集成电路中最常见的寄生元件数字集成电路中最常见的寄生元件反偏的寄生电容，影响速度反偏的寄生电容，影响速度反偏的漏电流，增加功耗反偏的漏电流，增加功耗也用于也用于PAD的的ESD保护保护pnBASiO2AlnpABAlAB图图3.1 3.1 突变突变pnpn结二极管及其电路符号结二极管及其电路符号第3页，本讲稿共48页器

2、件.4静态特性：理想二极管静态特性：理想二极管在一个正确工作的在一个正确工作的MOS数字数字IC中，所有的二极管都是反相偏置的，中，所有的二极管都是反相偏置的，并且它们应当在所有情况下都保持在这一状态并且它们应当在所有情况下都保持在这一状态第4页，本讲稿共48页器件.5人工分析模型人工分析模型模型中用一个固定电压源来替代导通的二极管，而不导通的二极管则模型中用一个固定电压源来替代导通的二极管，而不导通的二极管则用开路来表示用开路来表示第5页，本讲稿共48页器件.6动态或瞬态特性：耗尽区电容动态或瞬态特性：耗尽区电容空间电荷区的作用像一个具有半导体材料介电常数空间电荷区的作用像一个具有半导体材料

3、介电常数si的绝缘体，的绝缘体，n区区和和p区就像是电容器的极板区就像是电容器的极板大信号耗尽区电容大信号耗尽区电容耗尽区电容具有高度的非线耗尽区电容具有高度的非线性，且随反向偏置的增加而性，且随反向偏置的增加而减小：一个减小：一个5V5V的反向偏置的反向偏置使电容降低两倍以上使电容降低两倍以上第6页，本讲稿共48页器件.7实际的二极管实际的二极管二次效应二次效应25.015.05.05.0VD(V)0.1ID(A)0.100雪崩击穿雪崩击穿第7页，本讲稿共48页器件.8二极管二极管SPICESPICE模型模型二极管的稳态特性用一个非线性的电流源二极管的稳态特性用一个非线性的电流源ID来模拟来

4、模拟电阻电阻Rs用来模拟结两边中性区的串联电阻用来模拟结两边中性区的串联电阻二极管的动态特性由非线性电容二极管的动态特性由非线性电容CD来模拟来模拟第8页，本讲稿共48页器件.9SPICE SPICE 参数参数第9页，本讲稿共48页器件.103.3 MOS3.3 MOS晶体管晶体管PolysiliconAluminum第10页，本讲稿共48页器件.11NMOSNMOS晶体管的开关模型晶体管的开关模型GateSource(of carriers)Drain(of carriers)|VGS|VGS|VT|Open(off)(Gate=0)Closed(on)(Gate=1)Ron第11页，本讲稿

5、共48页器件.12PMOSPMOS晶体管的开关模型晶体管的开关模型GateSource(of carriers)Drain(of carriers)|VGS|VGS|VDD|VT|VGS|VT，并在漏区和源区之间加上一个小电压，并在漏区和源区之间加上一个小电压VDSSDBGn+n+VGSVDSIDxV(x)-+它的一个主要特点是它在源区和漏区之间表现为一条连续的导电沟道它的一个主要特点是它在源区和漏区之间表现为一条连续的导电沟道第16页，本讲稿共48页器件.17饱和区饱和区VDS VGS-VTSDBGVGSIDn+n+Pinch-offVGS-VT-+假设假设VGS VT，VGS-VDS VT

6、漏电流与控制电压漏电流与控制电压VGS之间存在平方关系之间存在平方关系第17页，本讲稿共48页器件.18沟道长度调制沟道长度调制增加增加VDS将使漏结的耗尽区加大，从而缩短了有效沟道的长度将使漏结的耗尽区加大，从而缩短了有效沟道的长度是沟道是沟道长长度度调调制系数，与沟制系数，与沟长长成反比成反比对对于短沟道晶体管，沟道的于短沟道晶体管，沟道的调调制效制效应应更更显显著著建建议议：需要高阻抗的：需要高阻抗的电电流源流源时时，采用，采用长长沟道晶体管沟道晶体管第18页，本讲稿共48页器件.19速度饱和速度饱和短沟器件的主要差别是速度饱和效应短沟器件的主要差别是速度饱和效应速度饱和效应：速度饱和效

7、应：当沿沟道的电场达到某一临界值时，载流子的速度将当沿沟道的电场达到某一临界值时，载流子的速度将由于散射效应由于散射效应(即载流子间的碰撞即载流子间的碰撞)而趋于饱和而趋于饱和在沟道长度为在沟道长度为0.25m的的NMOS器件中大器件中大约约只需要只需要2V左右的漏源左右的漏源电压电压就可以达到就可以达到饱饱和点和点 (V/m)n(m/s)sat=105Constant velocityConstant mobility(slope=)c第19页，本讲稿共48页器件.20对于短沟器件对于短沟器件线性区线性区:当当VDS VGS VT时时其中，其中，(V)=1/(1+(V/cL)考虑了速度饱和的

8、程度考虑了速度饱和的程度饱和区饱和区:当当VDS=VDSAT VGS VT时时第20页，本讲稿共48页器件.21对于短沟器件及足够大的对于短沟器件及足够大的VGT值值VDSATVT+VDSAT/2时，时，Ron 实际上将与实际上将与VDD无关无关一旦一旦VDD接近接近VT，电阻会急剧增加，电阻会急剧增加012345670.511.522.5第31页，本讲稿共48页器件.32动态特性动态特性一个一个MOSFET管的动态响应只取决于它充放电这个器件的本征寄生管的动态响应只取决于它充放电这个器件的本征寄生电容和由互连线及负载引起的额外电容所需要的时间电容和由互连线及负载引起的额外电容所需要的时间本征

9、电容的本征电容的3个来源个来源基本的基本的MOS结构电容结构电容沟道电容沟道电容源漏电容源漏电容第32页，本讲稿共48页器件.33MOSMOS结构电容结构电容横向扩散引起在栅和源横向扩散引起在栅和源(漏漏)之间的寄生电容，称为覆盖电容之间的寄生电容，称为覆盖电容覆盖电容覆盖电容(线性线性)：CGSO=CGDO=Cox xd W=Co WxdSourcen+Drainn+WLdrawnxdPoly Gaten+n+toxLefflateral diffusion图图3.29 MOSFET3.29 MOSFET的覆盖电容的覆盖电容A.A.顶视图顶视图B.B.截面图截面图第33页，本讲稿共48页器件

10、.34沟道电容沟道电容最重要的最重要的MOS寄生电容寄生电容栅至沟道的电容取决于工作区域和端口电压栅至沟道的电容取决于工作区域和端口电压SDp substrateBG VGS+-n+n+depletion regionn channelCGS=CGCS+CGSOCGD=CGCD+CGDOCGB=CGCB第34页，本讲稿共48页器件.35工作区域CGCBCGCSCGCD截止区CoxWLeff00电阻区0CoxWLeff/2CoxWLeff/2饱和区0(2/3)CoxWLeff0SDGCGCSDGCGCSDGCGC(a)(a)截止区截止区 (b)(b)电阻区电阻区 (c)(c)饱和区饱和区图图3.

11、30 3.30 栅至沟道的电容栅至沟道的电容,以及工作区域对它在器件其他三个端口分布的影响以及工作区域对它在器件其他三个端口分布的影响第35页，本讲稿共48页器件.36VGSCGCS CGCDCGCCGCBWLCOX01CGCCGCSCGCDVDS/(VGS-VT)(a)(a)C CGCGC与与V VGSGS的关系的关系(V(VDSDS=0)(b)C=0)(b)CGCGC与饱和程度的关系与饱和程度的关系图图3.31 3.31 栅至沟道电容的分布情况与栅至沟道电容的分布情况与V VGSGS和和V VDSDS的关系的关系2WLCOX32WLCOXWLCOX2WLCOX注注意意：沟沟道道电电容容在在

12、VGS=VT附附近近会会有有较较大大的的波波动动。希希望望线线性性电电容容具具有有较较好好特特性性的设计者应当避免使电路工作在这一区域。的设计者应当避免使电路工作在这一区域。第36页，本讲稿共48页器件.37例题例题3.9 3.9 用电路模拟器提取电容用电路模拟器提取电容图图3.32b画出了模拟得到的一个最小尺寸画出了模拟得到的一个最小尺寸0.25 m NMOS管的栅电容与管的栅电容与VGS的关的关系系图中清楚地显示了当图中清楚地显示了当VGS接近接近VT时，栅电容下降并在时，栅电容下降并在VT处中断处中断第37页，本讲稿共48页器件.38工作区域CGCBCGCSCGCDCGCCG截止区Cox

13、WL00CoxWLCoxWL+2CoW电阻区0CoxWL/2CoxWL/2CoxWLCoxWL+2CoW饱和区0(2/3)CoxWL0(2/3)CoxWL(2/3)CoxWL+2CoW表表3.4 3.4 不同工作区域不同工作区域MOSMOS管沟道电容的平均分布情况管沟道电容的平均分布情况沟道电容的这三个部分是非线性的并随工作电压而改变沟道电容的这三个部分是非线性的并随工作电压而改变最重要的区域是截止区和饱和区，因为器件大部分时间都处于这两个工作区域最重要的区域是截止区和饱和区，因为器件大部分时间都处于这两个工作区域第38页，本讲稿共48页器件.39结电容结电容结结(扩散扩散)电容是由反向偏置的

14、源电容是由反向偏置的源-体和漏体和漏-体之间的体之间的pn结引起的结引起的非线性，当反向偏置提高时它会减小非线性，当反向偏置提高时它会减小SDp substrateBG VGS+-n+n+depletion regionn channelCSB=CSdiffCDB=CDdiff第39页，本讲稿共48页器件.40BottomSide wallSide wallChannelSourceNDChannel-stop implant NA+Substrate NAWxjLS第40页，本讲稿共48页器件.41器件电容模型器件电容模型CGSCSBCDBCGDCGBSGBDCGS=CGCS+CGSOCGD

15、=CGCD+CGDOCGB=CGCBCSB=CSdiffCDB=CDdiff图图3.34 MOSFET3.34 MOSFET电容模型电容模型第41页，本讲稿共48页器件.42例题例题3.10 MOS3.10 MOS管电容管电容考虑一个具有以下参数的考虑一个具有以下参数的NMOS管：管：tox=6nm,L=0.24 m,W=0.36 m,LD=LS=0.625 m,Co=3 10-10F/m,Cj0=2 10-3F/m2,Cjsw0=2.75 10-10F/m。确定零偏置。确定零偏置时所有相关电容的值。时所有相关电容的值。CGSO=CGDO=Cox xd W=Co W=0.105 fF CGC=

16、Cox WL=0.49 fF 所以，所以，Cgate_cap=CoxWL+2CoW=0.7 fF Cbp=Cj LS W=0.45 fF Csw=Cjsw(2LS+W)=0.44 fF 所以，所以，Cdiffusion_cap=0.89 fFCox(fF/m2)Co(fF/m)Cj(fF/m2)mjb(V)Cjsw(fF/m)mjswbsw(V)NMOS60.3120.50.90.280.440.9PMOS60.271.90.480.90.220.320.9分分析析：扩扩散散电电容容在在栅栅电电容容中中占占主主导导地地位位，但但这这是是最最坏坏的的情情况况。一一般般来来说说，扩扩散散电容的影响

17、至多与栅电容相等，并常常要更小些。电容的影响至多与栅电容相等，并常常要更小些。第42页，本讲稿共48页器件.43源源-漏电阻漏电阻其中，其中，LS,D 是漏或源区的是漏或源区的长度度 R 是漏源是漏源扩散区每方散区每方块的薄的薄层电阻阻(20 100 /)RC是接触是接触电阻阻注意：材料的方注意：材料的方块电阻是一个常数，它与方阻是一个常数，它与方块的尺寸无关的尺寸无关RSRDSGD当晶体管的尺寸缩小时这一影响变得更为显著，因为尺寸缩小使结变浅，接触孔变小当晶体管的尺寸缩小时这一影响变得更为显著，因为尺寸缩小使结变浅，接触孔变小解决方案：采用硅化物工艺；使晶体管比所要求的再宽些解决方案：采用硅

18、化物工艺；使晶体管比所要求的再宽些第43页，本讲稿共48页器件.443.3.3 3.3.3 实际的实际的MOSMOS晶体管：一些二阶效应晶体管：一些二阶效应阈值变化阈值变化对于短沟器件，对于短沟器件，VT0随随L而减小而减小对于短沟器件，随着对于短沟器件，随着VDS的增加阈值降低的增加阈值降低(DIBL)LLong-channel thresholdLow VDS threshold VDSVTVTA.阈值与沟长的关系阈值与沟长的关系(VDS较低时较低时)B.漏端感应势垒降低漏端感应势垒降低(沟道沟道长度长度L较短时较短时)第44页，本讲稿共48页器件.45热载流子效应热载流子效应电场强度提高

19、，使电子速度增加，一旦它们达到了足够高的能量就会电场强度提高，使电子速度增加，一旦它们达到了足够高的能量就会离开硅而隧穿到栅氧中。在栅氧中被俘获的电子将改变阈值电压离开硅而隧穿到栅氧中。在栅氧中被俘获的电子将改变阈值电压热电子现象会引起长期的可靠性问题热电子现象会引起长期的可靠性问题解决方案：解决方案：采用特别设计的源区和漏区，以保证电场的峰值受到限制，从而采用特别设计的源区和漏区，以保证电场的峰值受到限制，从而避免达到载流子变成热电子所需要的临界值避免达到载流子变成热电子所需要的临界值降低电源电压降低电源电压第45页，本讲稿共48页器件.46CMOSCMOS闩锁效应闩锁效应MOS工艺会包含许

20、多内在的双极型管工艺会包含许多内在的双极型管如图，当这如图，当这2个寄生三极管都导通时，就形成一个正反馈闭合回路，个寄生三极管都导通时，就形成一个正反馈闭合回路，此时即使外界的触发因素消失，在此时即使外界的触发因素消失，在VDD和和VSS之间也有电流流动，这之间也有电流流动，这就是所谓的就是所谓的“闩锁现象闩锁现象”如果电源能提供足够大的电流，则由于闩锁效应，电路将最终因电流如果电源能提供足够大的电流，则由于闩锁效应，电路将最终因电流过大而烧毁过大而烧毁解决方案：使电阻解决方案：使电阻Rnwell和和Rpsubs最小；传送大电流的器件应当在周围有保护环最小；传送大电流的器件应当在周围有保护环第

21、46页，本讲稿共48页器件.473.3.4 MOS3.3.4 MOS管的管的SPICESPICE模型模型例题例题3.11 CMOS3.11 CMOS反相器的反相器的SPICESPICE描述描述本例给出了一个本例给出了一个NMOS和和PMOS晶体管构成的晶体管构成的CMOS反相器的反相器的SPICE模型。晶体管模型。晶体管M1是一个模型为是一个模型为nmos.1的的NMOS器件，它的漏、栅、源和体端分别连至节点器件，它的漏、栅、源和体端分别连至节点nvout、nvin、0和和0。它的栅宽是本工艺所允许的最小值。它的栅宽是本工艺所允许的最小值(0.25 m)。PMOS器件的模型为器件的模型为pmo

22、s.1，它连至节点，它连至节点nvout、nvin、nvdd及及nvdd(分别为分别为D、G、S和和B)，它的宽度是，它的宽度是NMOS的的3倍。倍。M1 nvout nvin 0 0 nmos.1 W=0.375U L=0.25U+AD=0.24P PD=1.625U AS=0.24P PS=1.625U NRS=1 NRD=1M2 nvout nvin nvdd nvdd pmos.1 W=1.125U L=0.25U+AD=0.7P PD=2.375U AS=0.7P PS=2.375U NRS=0.33 NRD=0.33.lib c:DesignModelscmos025.1第47页，本讲稿共48页ENDEND第48页，本讲稿共48页