第八章集成电路的测试与可测性设计优秀PPT.ppt

《第八章集成电路的测试与可测性设计优秀PPT.ppt》由会员分享，可在线阅读，更多相关《第八章集成电路的测试与可测性设计优秀PPT.ppt（52页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第八章集成电路的测试与可测性设计第一页，本课件共有52页第一部分第一部分第一部分第一部分 理论课理论课理论课理论课第一章第一章第一章第一章 绪言绪言绪言绪言 1 11 1 集成电路的发展集成电路的发展集成电路的发展集成电路的发展 1 12 2 集成电路分类集成电路分类集成电路分类集成电路分类 1 13 3 集成电路设计集成电路设计集成电路设计集成电路设计第二章第二章第二章第二章 MOS MOS晶体管晶体管晶体管晶体管 2 21 MOS1 MOS晶体管结构晶体管结构晶体管结构晶体管结构 2 22 MOS2 MOS晶体管工作原理晶体管工作原理晶体管工作原理晶体管工作原理 2 23 MOS3 MOS

2、晶体管的电流电压关系晶体管的电流电压关系晶体管的电流电压关系晶体管的电流电压关系 2 24 MOS4 MOS晶体管主要特性参数晶体管主要特性参数晶体管主要特性参数晶体管主要特性参数 2 25 MOS5 MOS晶体管的晶体管的晶体管的晶体管的SPICESPICE模型模型模型模型第三章第三章第三章第三章 MOS MOS管反相器管反相器管反相器管反相器 3 31 1 引言引言引言引言 3 32 NMOS2 NMOS管反相器管反相器管反相器管反相器 3 33 CMOS3 CMOS反相器反相器反相器反相器 3 34 4 动态反相器动态反相器动态反相器动态反相器 3 35 5 延迟延迟延迟延迟 3 36

3、6 功耗功耗功耗功耗第二页，本课件共有52页第四章第四章第四章第四章 半导体集成电路基本加工工艺与设计规则半导体集成电路基本加工工艺与设计规则半导体集成电路基本加工工艺与设计规则半导体集成电路基本加工工艺与设计规则 4.1 4.1 引言引言引言引言 4.2 4.2 集成电路基本加工工艺集成电路基本加工工艺集成电路基本加工工艺集成电路基本加工工艺 4.3 CMOS 4.3 CMOS工艺流程工艺流程工艺流程工艺流程 4.4 4.4 设计规则设计规则设计规则设计规则 4.5 CMOS 4.5 CMOS反相器的闩锁效应反相器的闩锁效应反相器的闩锁效应反相器的闩锁效应 4.6 4.6 版图设计版图设计版

4、图设计版图设计第五章第五章第五章第五章 MOS MOS管数字集成电路基本逻辑单元设计管数字集成电路基本逻辑单元设计管数字集成电路基本逻辑单元设计管数字集成电路基本逻辑单元设计 5.1 NMOS 5.1 NMOS管逻辑电路管逻辑电路管逻辑电路管逻辑电路 5.2 5.2 静态静态静态静态CMOSCMOS逻辑电路逻辑电路逻辑电路逻辑电路 5.3 MOS 5.3 MOS管改进型逻辑电路管改进型逻辑电路管改进型逻辑电路管改进型逻辑电路 5.4 MOS 5.4 MOS管传输逻辑电路管传输逻辑电路管传输逻辑电路管传输逻辑电路 5.5 5.5 触发器触发器触发器触发器 5.6 5.6 移位寄存器移位寄存器移位

5、寄存器移位寄存器 5.7 5.7 输入输出（输入输出（输入输出（输入输出（I/OI/O）单元）单元）单元）单元第三页，本课件共有52页第六章第六章第六章第六章 MOS MOS管数字集成电路子系统设计管数字集成电路子系统设计管数字集成电路子系统设计管数字集成电路子系统设计 6.1 6.1 引言引言引言引言 6.2 6.2 加法器加法器加法器加法器 6.3 6.3 乘法器乘法器乘法器乘法器 6.4 6.4 存储器存储器存储器存储器 6.5 PLA 6.5 PLA第七章第七章第七章第七章 MOS MOS管模拟集成电路设计基础管模拟集成电路设计基础管模拟集成电路设计基础管模拟集成电路设计基础 7.1

6、7.1 引言引言引言引言 7.2 MOS 7.2 MOS管模拟集成电路中的基本元器件管模拟集成电路中的基本元器件管模拟集成电路中的基本元器件管模拟集成电路中的基本元器件 7.3 MOS 7.3 MOS模拟集成电路基本单元模拟集成电路基本单元模拟集成电路基本单元模拟集成电路基本单元 7.4 MOS 7.4 MOS管模拟集成电路版图设计管模拟集成电路版图设计管模拟集成电路版图设计管模拟集成电路版图设计第八章第八章第八章第八章 集成电路的测试与可测性设计集成电路的测试与可测性设计集成电路的测试与可测性设计集成电路的测试与可测性设计 8.1 8.1 引言引言引言引言 8.2 8.2 模拟集成电路测试模

7、拟集成电路测试模拟集成电路测试模拟集成电路测试 8.3 8.3 数字集成电路测试数字集成电路测试数字集成电路测试数字集成电路测试 8.4 8.4 数字集成电路的可测性测试数字集成电路的可测性测试数字集成电路的可测性测试数字集成电路的可测性测试第四页，本课件共有52页第二部分第二部分第二部分第二部分 实验课实验课实验课实验课 1 1、数字集成电路、数字集成电路、数字集成电路、数字集成电路 （1 1）不同负载反相器的仿真比较；）不同负载反相器的仿真比较；）不同负载反相器的仿真比较；）不同负载反相器的仿真比较；（2 2）静态）静态）静态）静态CMOSCMOS逻辑门电路仿真分析；逻辑门电路仿真分析；逻

8、辑门电路仿真分析；逻辑门电路仿真分析；（3 3）设计）设计）设计）设计CMOSCMOS反相器版图；反相器版图；反相器版图；反相器版图；（4 4）设计）设计）设计）设计D D触发器及其版图；触发器及其版图；触发器及其版图；触发器及其版图；（5 5）设计模）设计模）设计模）设计模1616的计数器及其版图（可选）。的计数器及其版图（可选）。的计数器及其版图（可选）。的计数器及其版图（可选）。2 2、模拟集成电路、模拟集成电路、模拟集成电路、模拟集成电路 设计一个设计一个设计一个设计一个MOSMOS放大电路（可选）放大电路（可选）放大电路（可选）放大电路（可选）。第五页，本课件共有52页章次章次题目题

9、目教学时教学时数数第一章第一章绪言绪言2 2学时学时第二章第二章MOSMOS晶体管晶体管4 4学时学时第三章第三章MOSMOS管反相器管反相器 6 6学时学时第四章第四章半导体集成电路基本加工工艺与设计规则半导体集成电路基本加工工艺与设计规则 6 6学时学时第五章第五章MOSMOS管数字集成电路基本逻辑单元设计管数字集成电路基本逻辑单元设计 4 4学时学时第六章第六章MOSMOS管数字集成电路子系统设计管数字集成电路子系统设计 4 4学时学时第七章第七章MOSMOS管模拟集成电路设计基础管模拟集成电路设计基础6 6学时学时第八章第八章集成电路的测试与可测性设计集成电路的测试与可测性设计 4 4

10、学时学时总计总计3636学时学时教学进度表教学进度表第六页，本课件共有52页参考文献参考文献1 1 王志功，景为平，孙玲王志功，景为平，孙玲王志功，景为平，孙玲王志功，景为平，孙玲.集成电路设计技术与工具集成电路设计技术与工具集成电路设计技术与工具集成电路设计技术与工具.南京：南京：南京：南京：东南大学出版社，东南大学出版社，东南大学出版社，东南大学出版社，20072007年年年年7 7月（国家级规划教材）月（国家级规划教材）月（国家级规划教材）月（国家级规划教材）.22（美）（美）（美）（美）R.Jacob Baker,Harry W.Li,David E.Boyce.R.Jacob Bak

11、er,Harry W.Li,David E.Boyce.CMOS Circuit Design,Layout and Simulation.CMOS Circuit Design,Layout and Simulation.北京：北京：北京：北京：机械工业出版社，机械工业出版社，机械工业出版社，机械工业出版社，2006.2006.3 3 陈中建主译陈中建主译陈中建主译陈中建主译.CMOS.CMOS电路设计、布局与仿真电路设计、布局与仿真电路设计、布局与仿真电路设计、布局与仿真.北京：机械工北京：机械工北京：机械工北京：机械工 业出版社，业出版社，业出版社，业出版社，2006.2006.44（美

12、）（美）（美）（美）Wayne Wolf.Modern VLSI Design System onWayne Wolf.Modern VLSI Design System on Silicon.Silicon.北京：科学出版社，北京：科学出版社，北京：科学出版社，北京：科学出版社，2002.2002.5 5 朱正涌朱正涌朱正涌朱正涌.半导体集成电路半导体集成电路半导体集成电路半导体集成电路.北京：清华大学出版社，北京：清华大学出版社，北京：清华大学出版社，北京：清华大学出版社，2001.2001.6 6 王志功，沈永朝王志功，沈永朝王志功，沈永朝王志功，沈永朝.集成电路设计基础电子工业出版集成

13、电路设计基础电子工业出版集成电路设计基础电子工业出版集成电路设计基础电子工业出版 社，社，社，社，20042004年年年年5 5月（月（月（月（2121世纪高等学校电子信息类教材）世纪高等学校电子信息类教材）世纪高等学校电子信息类教材）世纪高等学校电子信息类教材）.第七页，本课件共有52页测试的意义测试的意义测试的意义测试的意义 测测测测试试试试的的的的意意意意义义义义在在在在于于于于可可可可以以以以直直直直观观观观地地地地检检检检查查查查设设设设计计计计的的的的具具具具体体体体电电电电路路路路是是是是否否否否能能能能像像像像设设设设计计计计者者者者要要要要求求求求的的的的那那那那样样样样正正

14、正正确确确确的的的的工工工工作作作作。测测测测试试试试的的的的另另另另一一一一个个个个目目目目的的的的是是是是希希希希望望望望通通通通过过过过测测测测试试试试确确确确定定定定电电电电路路路路失失失失效效效效的的的的原原原原因因因因以以以以及及及及失失失失效效效效所所所所发发发发生生生生的的的的具具具具体体体体部部部部位位位位，以以以以便便便便改改改改进进进进设设设设计计计计和和和和修修修修正正正正错错错错误误误误。集集集集成成成成电电电电路路路路是是是是一一一一种种种种复复复复杂杂杂杂的的的的功功功功能能能能器器器器件件件件，在在在在开开开开发发发发和和和和生生生生产产产产过过过过程程程程中中

15、中中出出出出现现现现一一一一些些些些错错错错误误误误和和和和缺缺缺缺陷陷陷陷是是是是不不不不可可可可避避避避免免免免的的的的。测测测测试试试试的的的的主主主主要要要要目目目目的的的的就就就就是是是是在在在在生生生生产产产产中中中中将将将将合合合合格格格格的的的的芯芯芯芯片片片片与与与与不不不不合合合合格格格格的的的的芯芯芯芯片片片片区区区区分分分分开开开开，保保保保证证证证产产产产品品品品的的的的质质质质量量量量与与与与可可可可靠靠靠靠性性性性。此此此此外外外外需要通过测试对产品的质量与可靠性加以监控。需要通过测试对产品的质量与可靠性加以监控。需要通过测试对产品的质量与可靠性加以监控。需要通过

16、测试对产品的质量与可靠性加以监控。第八章第八章 集成电路可测性设计集成电路可测性设计8.1 引言引言第八页，本课件共有52页 传传统统的的数数字字电电路路（芯芯片片、电电路路板板及及系系统统）的的逻逻辑辑设设计计与与测测试试是是分分开开进进行行的的，即即先先设设计计，后后测测试试，设设计计阶阶段段不不考考虑测试问题。虑测试问题。然然而而，随随着着数数字字电电路路的的日日益益复复杂杂，特特别别是是VLSI电电路路密密度度的的日日益益增增加加，数数字字电电路路的的测测试试问问题题日日趋趋尖尖锐锐，测测试试时时间间和和测测试试费费用用日日趋趋提提高高，甚甚至至达达到到无无法法测测试试的的地地步步，影

17、影响响了了微微电电子子技技术术的的进进一一步步发发展展。为为了了有有效效开开发发电电路路，降降低低电电路路测测试试费费用用，数数字字电电路路必必须须设设计计成成可可测测试试的的。这这就就要要求求在在电电路路设设计计阶阶段段考考虑虑测测试试问问题题，或或者者说说必必须须进进行行数数字字电电路路的的可可测测试试性性设设计计。随随着着微微电电子子技技术术和和数数字字技技术术的的飞飞速速发发展展，数数字字电电路路的的可可测测试试性性技技术术近近几几年年来来越越来来越越引引起起电电路路设设计计者者的的重重视视，这这门门技技术术本本身身也也得得到到了了迅迅速速发发展。展。第九页，本课件共有52页根根据据集

18、集成成电电路路产产品品生生产产所所处处的的不不同同阶阶段段与与不不同同目目的的，测试大致可以分为测试大致可以分为3 3种类型：种类型：在在在在产产产产品品品品的的的的研研研研发发发发阶阶阶阶段段段段，为为为为了了了了检检检检测测测测设设设设计计计计错错错错误误误误而而而而进进进进行行行行的的的的测测测测试试试试(设设设设计计计计错误测试错误测试错误测试错误测试)；在在在在芯芯芯芯片片片片生生生生产产产产阶阶阶阶段段段段，为为为为了了了了检检检检测测测测产产产产品品品品是是是是否否否否具具具具有有有有正正正正确确确确的的的的逻逻逻逻辑辑辑辑操操操操作作作作和正确的功能而进行的测试和正确的功能而进

19、行的测试和正确的功能而进行的测试和正确的功能而进行的测试(功能测试功能测试功能测试功能测试)；在在产产品品出出厂厂前前，为为了了保保证证产产品品的的质质量量与与可可靠靠性性，需需要要进行的各种测试进行的各种测试(产品测试产品测试)。第十页，本课件共有52页 进进行行集集成成电电路路测测试试需需要要有有专专门门的的测测试试仪仪器器，通通常常这这些些测测试试仪仪器器是是非非常常昂昂贵贵的的，测测试试的的实实现现难难度度与与测测试试时时间间决决定定了了测测试试的的费费用用。如如何何经经济济有有效效地地进进行行测测试试也也是是集集成成电电路路设设计计者者的的责责任任。集集成成电电路路设设计计者者应应该

20、该负负责责设设计计错错误误测测试试与与功功能能测测试试整整体体方方案案的的制制订订，包包括括精精确确定义测试方案，设计测试电路和生成相应的测试向量。定义测试方案，设计测试电路和生成相应的测试向量。设计错误测试设计错误测试 当当一一个个新新的的电电路路设设计计完完成成并并第第一一次次投投片片制制造造后后，设计者最想知道的就是电路设计本身是否存在错误。设计者最想知道的就是电路设计本身是否存在错误。第十一页，本课件共有52页 设设设设计计计计错错错错误误误误测测测测试试试试的的的的主主主主要要要要目目目目的的的的是是是是发发发发现现现现并并并并定定定定位位位位设设设设计计计计错错错错误误误误，从从从

21、从而而而而达达达达到到到到修修修修改改改改设设设设计计计计最最最最终终终终消消消消除除除除设设设设计计计计错错错错误误误误的的的的目目目目的的的的。设设设设计计计计错错错错误误误误的的的的主主主主要要要要特特特特点点点点是是是是同同同同一一一一设设设设计计计计在在在在制制制制造造造造后后后后的的的的所所所所有有有有芯芯芯芯片片片片中中中中都都都都存存存存在在在在同同同同样样样样的的的的错错错错误误误误，这这这这是是是是区区区区分分分分设设设设计计计计错错错错误误误误与与与与制制制制造造造造缺缺缺缺陷陷陷陷的的的的主主主主要要要要依依依依据据据据。在在在在输输输输入入入入测测测测试试试试向向向向

22、量量量量后后后后，从从从从输输输输出出出出的的的的错错错错误误误误类类类类型型型型可可可可以以以以大大大大致致致致定定定定位位位位设设设设计计计计错错错错误误误误，但但但但还还还还需需需需要要要要花花花花很很很很大大大大的的的的努努努努力力力力才才才才能能能能精精精精确确确确地地地地确确确确定定定定错错错错误误误误发发发发生生生生的的的的位位位位置置置置。某某某某些些些些情情情情况况况况下下下下，为为为为修修修修改改改改设设设设计计计计错错错错误误误误而而而而反反反反复复复复设设设设计计计计与与与与制制制制造造造造的的的的代代代代价价价价(时时时时间间间间与与与与费费费费用用用用)几几几几乎乎

23、乎乎与与与与初初初初始始始始设设设设计计计计一一一一样样样样大。大。大。大。因因因因此此此此，一一一一方方方方面面面面设设设设计计计计者者者者在在在在设设设设计计计计阶阶阶阶段段段段应应应应认认认认真真真真做做做做好好好好仿仿仿仿真真真真模模模模拟拟拟拟工工工工作作作作，确确确确保保保保设设设设计计计计一一一一次次次次成成成成功功功功；另另另另一一一一方方方方面面面面，在在在在设设设设计计计计时时时时要要要要考考考考虑虑虑虑芯芯芯芯片片片片制制制制造造造造后后后后的的的的测测测测试试试试问问问问题题题题，万万万万一一一一在在在在测测测测试试试试时时时时发发发发现现现现存存存存在在在在设设设设计

24、计计计错错错错误误误误，要要要要做做做做到到到到能能能能尽尽尽尽快快快快定定定定位位位位错错错错误误误误的的的的位位位位置置置置。为为为为此此此此，有有有有时时时时在在在在第第第第一一一一版版版版的的的的设设设设计计计计中中中中，增增增增加加加加一一一一些些些些测测测测试试试试分分分分析析析析用用用用的的的的电电电电路路路路与与与与输输输输入入入入输输输输出出出出引引引引脚脚脚脚，便便便便于于于于在在在在设设设设计计计计出出出出现现现现错错错错误误误误的的的的情情情情况下进行分析与定位，节约设计反复所用的时间。况下进行分析与定位，节约设计反复所用的时间。况下进行分析与定位，节约设计反复所用的时

25、间。况下进行分析与定位，节约设计反复所用的时间。第十二页，本课件共有52页功能测试功能测试 这这这这里里里里所所所所说说说说的的的的功功功功能能能能测测测测试试试试主主主主要要要要是是是是针针针针对对对对制制制制造造造造过过过过程程程程中中中中可可可可能能能能引引引引起起起起电电电电路路路路功功功功能能能能不不不不正正正正确确确确而而而而进进进进行行行行的的的的测测测测试试试试。与与与与设设设设计计计计错错错错误误误误相相相相比比比比，这这这这种种种种错错错错误误误误的的的的出出出出现现现现具具具具有有有有随随随随机机机机性性性性。测测测测试试试试的的的的主主主主要要要要目目目目的的的的不不不

26、不是是是是定定定定位位位位和和和和分分分分析析析析错错错错误误误误，而而而而是是是是判判判判断断断断芯芯芯芯片片片片上上上上是是是是否否否否存存存存在在在在错错错错误误误误，即即即即区区区区分合格的芯片与不合格的芯片。分合格的芯片与不合格的芯片。分合格的芯片与不合格的芯片。分合格的芯片与不合格的芯片。第十三页，本课件共有52页功能测试的困难源于以下两个方面：功能测试的困难源于以下两个方面：功能测试的困难源于以下两个方面：功能测试的困难源于以下两个方面：(1)一个集成电路具有复杂的功能，含有大量的晶体管；一个集成电路具有复杂的功能，含有大量的晶体管；(2)电电路路中中的的内内部部信信号号不不可可

27、能能引引出出到到芯芯片片的的外外面面，而而测测试试信信号号和和测测试试结结果果只只能能从从外外部部的的少少数数管管脚脚施施加加并并从从外外部部管脚进行观测。管脚进行观测。测测试试的的过过程程就就是是用用测测试试仪仪器器将将测测试试向向量量test bench(1和和0组组成成的的序序列列)通通过过探探针针施施加加到到输输入入管管脚脚，同同时时在在输输出出管管脚脚上上通通过过探探针针进进行行检检测测，并并与与预预期期的的结结果果进进行行比比较较。高高速速的的测测试试仪仪器器是是非非常常昂昂贵贵的的设设备备，测测试试每每个个芯芯片片所所用用的时间必须尽可能地缩短，以降低测试成本。的时间必须尽可能地

28、缩短，以降低测试成本。第十四页，本课件共有52页 功功能能测测试试是是要要判判断断集集成成电电路路在在各各种种可可能能的的输输入入激激励励信信号号下下是是否否正正确确工工作作。乍乍看看起起来来将将各各种种可可能能的的1和和0的的组组合合加加到到输输入入管管脚脚就就可可以以实实现现完完整整的的测测试试。其其实实不不然然，当当电电路路的的输输入入管管脚脚数数增增加加到到一一定定的的程程度度后后，比比如如说说有有一一输输入入管管脚脚数数为为64的的电电路路，要要对对它它进进行行彻彻底底地地测测试试，需需要要外外加加264次次次次的的的的输输输输入入入入(测测测测试试试试向向向向量量量量)和和和和进进

29、进进行行行行2 264次次次次的的的的检检检检测测测测。另另另另一一一一方方方方面面面面，多多多多数数数数集集集集成成成成电电电电路路路路内内内内部部部部还还还还含含含含有有有有锁锁锁锁存存存存器器器器、触触触触发发发发器器器器等等等等时时时时序序序序电电电电路路路路单单单单元元元元，它它它它们们们们都都都都有有有有两两两两种种种种状状状状态态态态，若若若若要要要要覆覆覆覆盖盖盖盖所所所所有有有有的的的的可可可可能能能能性性性性，内内内内部部部部状状状状态态态态的的的的每每每每一一一一种种种种组组组组合合合合也也也也要要要要进进进进行行行行测测测测试试试试。如如如如果果果果一一一一个个个个集集

30、集集成成成成电电电电路路路路的的的的输输输输入入入入管管管管脚脚脚脚数数数数为为为为NN，内内内内部部部部含含含含有有有有MM个个个个双双双双稳稳稳稳态态态态单单单单元元元元(触触触触发发发发器或锁存器器或锁存器器或锁存器器或锁存器)，则所需要的测试向量为，则所需要的测试向量为，则所需要的测试向量为，则所需要的测试向量为2 2N+MN+M。第十五页，本课件共有52页8.2 8.2 模拟集成电路测试方法模拟集成电路测试方法l l 直流工作点测试相当于电路仿真中的直流工作点测试相当于电路仿真中的直流工作点测试相当于电路仿真中的直流工作点测试相当于电路仿真中的DCDCDCDC分析。分析。分析。分析。

31、无无无无论论论论是是是是在在在在晶晶晶晶圆圆圆圆的的的的裸裸裸裸片片片片测测测测试试试试还还还还是是是是封封封封装装装装后后后后地地地地模模模模块块块块测测测测试试试试，一一一一般般般般而而而而言言言言，模模模模拟拟拟拟集集集集成成成成电电电电路路路路首首首首先先先先要要要要进进进进行行行行直直直直流流流流工工工工作作作作点点点点测测测测试试试试，以以以以判判判判断断断断电电电电路路路路的的的的工工工工作作作作点点点点是否正确。是否正确。是否正确。是否正确。l l直流测试过程一般是在对被测件施加直流电压源的情况下进行的。直流测试过程一般是在对被测件施加直流电压源的情况下进行的。直流测试过程一般

32、是在对被测件施加直流电压源的情况下进行的。直流测试过程一般是在对被测件施加直流电压源的情况下进行的。（1 1 1 1）通通通通过过过过测测测测量量量量电电电电压压压压源源源源总总总总电电电电流流流流，得得得得到到到到电电电电路路路路的的的的静静静静态态态态功功功功耗耗耗耗，即即即即电电电电源源源源电电电电压压压压乘以总电流。乘以总电流。乘以总电流。乘以总电流。（2 2 2 2）使使使使用用用用万万万万用用用用表表表表测测测测量量量量电电电电路路路路输输输输入入入入、输输输输出出出出节节节节点点点点的的的的偏偏偏偏置置置置电电电电压压压压或或或或电电电电路路路路中中中中各各各各可可可可观观观观测

33、测测测点点点点的的的的电电电电压压压压值值值值。比比比比较较较较电电电电路路路路中中中中各各各各关关关关键键键键节节节节点点点点的的的的直直直直流流流流工工工工作作作作电电电电压压压压值值值值是是是是否与仿真电压值一致，从而判断电路直流工作是否正常。否与仿真电压值一致，从而判断电路直流工作是否正常。否与仿真电压值一致，从而判断电路直流工作是否正常。否与仿真电压值一致，从而判断电路直流工作是否正常。（3 3 3 3）输入电压扫描测试。）输入电压扫描测试。）输入电压扫描测试。）输入电压扫描测试。直流工作点测试直流工作点测试第十六页，本课件共有52页l l模模模模拟拟拟拟集集集集成成成成电电电电路路

34、路路的的的的交交交交流流流流特特特特性性性性测测测测试试试试相相相相当当当当于于于于电电电电路路路路仿仿仿仿真真真真中中中中的的的的ACAC分分分分析析析析，其输入信号一般为频率可变的正弦波；其输入信号一般为频率可变的正弦波；其输入信号一般为频率可变的正弦波；其输入信号一般为频率可变的正弦波；l l交流特性测试需要各种信号发生器或波形发生器；交流特性测试需要各种信号发生器或波形发生器；交流特性测试需要各种信号发生器或波形发生器；交流特性测试需要各种信号发生器或波形发生器；l用用来来测测量量射射频频电电路路的的增增益益、带带宽宽、输输入入反反射射等等特特性性的的基本测试仪则是网络分析仪。基本测试

35、仪则是网络分析仪。交流特性测试交流特性测试瞬瞬态态特特性性测测试试，即即时时域域测测试试，相相当当于于SPICE仿仿真真中中Tran分析。分析。瞬态测试同样需要各种信号发生器或波形发生器。瞬态测试同样需要各种信号发生器或波形发生器。瞬态测试同样需要各种信号发生器或波形发生器。瞬态测试同样需要各种信号发生器或波形发生器。瞬态特性测试瞬态特性测试第十七页，本课件共有52页模模拟拟集集成成电电路路的的频频谱谱测测试试相相当当于于电电路路仿仿真真中中的的FOURFOUR分分析析，通常采用频谱分析仪进行测试。通常采用频谱分析仪进行测试。频频谱谱测测试试用用于于各各类类大大信信号号非非线线性性电电路路的的

36、性性能能评评估估。主主要要用用于于大大信信号号放放大大电电路路谐谐波波分分量量分分析析，确确定定其其非非线线性性失失真真；用用于于混混频频器器和和调调制制解解调调器器输输出出波波形形分分析析，得得到到各各混混频频器器输输出出频频率率分分量量的的幅幅度度；确确定定其其混混频频增增益益和和待待滤滤除除分分量量的的大大小小；用用于于振振荡荡器器分分析析，确确定定输输出出信信号号频频谱谱纯度。纯度。测测测测试试试试噪噪噪噪声声声声系系系系数数数数相相相相当当当当于于于于SPICESPICESPICESPICE仿仿仿仿真真真真软软软软件件件件中中中中的的的的NOISENOISENOISENOISE分分分

37、分析析析析，通通通通常常常常采采采采用用用用噪噪噪噪声声声声分分分分析析析析仪仪仪仪进进进进行行行行。主主主主要要要要用用用用于于于于低低低低噪噪噪噪声声声声放放放放大大大大器器器器和和和和振振振振荡荡荡荡器器器器的的的的性能评估。性能评估。性能评估。性能评估。频谱与噪声测试频谱与噪声测试第十八页，本课件共有52页大大大大规规规规模模模模数数数数字字字字集集集集成成成成电电电电路路路路测测测测试试试试主主主主要要要要包包包包括括括括逻逻逻逻辑辑辑辑值值值值测测测测试试试试和和和和参参参参数数数数值值值值测测测测试试试试两两两两个个个个方方方方面。面。面。面。数数数数字字字字电电电电路路路路测测

38、测测试试试试的的的的研研研研究究究究主主主主要要要要集集集集中中中中在在在在基基基基于于于于电电电电压压压压测测测测量量量量的的的的逻逻逻逻辑辑辑辑值值值值测测测测试试试试方方方方法法法法的的的的研研研研究。究。究。究。电压测试的优点是速度快，识别电压测试的优点是速度快，识别电压测试的优点是速度快，识别电压测试的优点是速度快，识别0 0 0 0、1 1 1 1要求的精度不高。要求的精度不高。要求的精度不高。要求的精度不高。基基基基于于于于电电电电压压压压测测测测量量量量的的的的逻逻逻逻辑辑辑辑值值值值测测测测试试试试方方方方法法法法已已已已经经经经成成成成为为为为目目目目前前前前测测测测试试试

39、试数数数数字字字字电电电电路路路路的的的的主流。主流。主流。主流。目前，数字集成电路的测试主要还是依靠自动测试。目前，数字集成电路的测试主要还是依靠自动测试。目前，数字集成电路的测试主要还是依靠自动测试。目前，数字集成电路的测试主要还是依靠自动测试。自自自自动动动动测测测测试试试试就就就就是是是是自自自自动动动动推推推推导导导导被被被被测测测测电电电电路路路路的的的的测测测测试试试试向向向向量量量量，自自自自动动动动对对对对被被被被测测测测电电电电路路路路的的的的输输输输入入入入加加加加载载载载测测测测试试试试激激激激励励励励并并并并回回回回收收收收其其其其测测测测试试试试输输输输出出出出的的

40、的的响响响响应应应应，通通通通过过过过分分分分析析析析测测测测试试试试响应来自动的给出电路的故障征兆并孤立故障。响应来自动的给出电路的故障征兆并孤立故障。响应来自动的给出电路的故障征兆并孤立故障。响应来自动的给出电路的故障征兆并孤立故障。8.3 数字集成电路测试数字集成电路测试8.3.1概述概述第十九页，本课件共有52页故障模型故障模型 对对对对于于于于逻逻逻逻辑辑辑辑电电电电路路路路，当当当当发发发发生生生生实实实实际际际际逻逻逻逻辑辑辑辑值值值值与与与与预预预预期期期期逻逻逻逻辑辑辑辑值值值值不不不不相相相相吻吻吻吻合合合合时时时时，便便便便说说说说明明明明该该该该逻逻逻逻辑辑辑辑电电电电

41、路路路路出出出出现现现现了了了了故故故故障障障障。如如如如果果果果逻逻逻逻辑辑辑辑设设设设计计计计正正正正确确确确，这这这这种种种种不不不不吻吻吻吻合合合合就就就就意意意意味味味味着着着着逻逻逻逻辑辑辑辑电电电电路路路路的的的的信信信信号号号号没没没没有有有有按按按按照照照照设设设设计计计计要要要要求求求求动动动动作作作作。那那那那么么么么，这这这这可可可可能能能能是是是是因因因因为为为为电电电电路路路路中中中中的的的的某某某某一一一一点点点点或或或或某某某某一一一一部部部部分分分分出出出出现现现现了了了了不不不不符符符符合合合合设设设设计计计计要要要要求求求求的的的的状状状状态，或者是出现了

42、不应有的连接态，或者是出现了不应有的连接态，或者是出现了不应有的连接态，或者是出现了不应有的连接(信号短路信号短路信号短路信号短路)。节节节节点点点点状状状状态态态态的的的的错错错错误误误误所所所所导导导导致致致致的的的的故故故故障障障障可可可可大大大大致致致致分分分分为为为为两两两两大大大大类类类类：永永永永久久久久型型型型故故故故障障障障和和和和间间间间歇歇歇歇故故故故障障障障。永永永永久久久久型型型型故故故故障障障障主主主主要要要要是是是是固固固固定定定定故故故故障障障障，是是是是指指指指逻逻逻逻辑辑辑辑电电电电路路路路中中中中某某某某节节节节点点点点的的的的逻逻逻逻辑辑辑辑值值值值不不

43、不不符符符符合合合合设设设设计计计计要要要要求求求求或或或或电电电电路路路路连连连连接接接接不不不不正正正正确确确确，它它它它并并并并不不不不随随随随时时时时间间间间的的的的变变变变化化化化而而而而变变变变化化化化，一一一一直直直直保保保保持持持持在在在在某某某某种种种种状状状状态态态态固固固固定定定定不不不不变变变变；间间间间歇歇歇歇故故故故障障障障则则则则是是是是随随随随机机机机出出出出现现现现的的的的故故故故障，电路或节点有时正常有时不正常。障，电路或节点有时正常有时不正常。障，电路或节点有时正常有时不正常。障，电路或节点有时正常有时不正常。8.3.2 故障模型和测试向量生成故障模型和测

44、试向量生成第二十页，本课件共有52页 间间歇歇故故障障的的测测试试是是非非常常困困难难的的，要要通通过过反反复复测测试试和和观观察察去去捕捕捉捉。通通常常情情况况下下，当当电电路路或或节节点点不不正正常常时时，它它的的表表现现为为固固定定故故障障类类型型，间间歇歇故故障障在在出出现现时时，通通常常也也是是以以固固定定故故障障形形式式表表现现。因因此此，对对于于节节点点状状态态的的不不正正确确的的测测试试可可以以通通过过对对固固定定故故障障的的测测试试实实现现，连连接接错错误误的的情情况况比比较较复复杂杂，它它既既可可能能导导致致固固定定型型故故障障，如如信信号号线线对对电电源源或或地地短短路路

45、，也也可可能能造造成成逻逻辑辑关关系系发发生生变变化化，如如某某输输入入与与输输出出短短路路构构成成信信号号反反馈馈等等。开开路路实实际际上上也也是是种种连连接接错错误误，不不同同的的是是它它导导致致应应连连接接而而未未连连接接错错误误，它它所所表表现现出出来来的的情情况况也也是是比比较较复复杂杂的的。由由于于连连接接错错误误表表现现的的多多样样性性，对对于于这这一一类类因因连连接接错错误误而而导导致致的的故故障障的的分分析析是是比较困难的。比较困难的。第二十一页，本课件共有52页 一一一一个个个个规规规规模模模模很很很很小小小小的的的的专专专专用用用用集集集集成成成成电电电电路路路路(ASI

46、C)(ASIC)(ASIC)(ASIC)，有有有有可可可可能能能能达达达达到到到到N=25N=25N=25N=25，M M M M50505050，就就就就要要要要求求求求有有有有2 2 2 27575个个个个测测测测试试试试向向向向量量量量(近近近近似似似似于于于于3.8l03.8l03.8l03.8l02222个个)。假假如如有有这这么么多多的的测测试试向向量量，并并以以每每个个测测试试向向量量1s1s的的速速率率加加到到电电路路上上，那那测测试试一一遍遍需需要要十十亿亿年年，这这显显然然是是不不可可能能实实现现的的。因因此此，必必须须采采用用一一种种完完全全不不同同的的测测试试方方法法。

47、常常用用的的一一种种方方法法是是用用精精简简的的测测试试向向量量集集。通通常常一一个个有有故故障障的的电电路路对对大大多多数数可可能能的的输输入入测测试试向向量量仍仍会会给给出出正正确确的的输输出出，故故障障仅仅仅仅是是对对一一些些特特别别的的输输入入测测试试向向量量才才显显露露出出来来。因因此此，我我们们可可以以设设计计一一个个测测试试向向量量序序列列，使使得得电电路路的的输输出出在在输输入入这这一一测测试试向向量量序序列列后后与与预预期期值值不不一一样样，从从而而发发现现制制造造造造成成的的故故障障。要要做做到到这这一一点点，需需要要知知道道数数字字电电路路中中有有哪哪些些可可能能的的故故

48、障障。下下面面简简单单介介绍绍一一下下通通常常的的故故障模型。障模型。第二十二页，本课件共有52页1 1、固定故障、固定故障、固定故障、固定故障 对对对对于于于于一一一一个个个个集集集集成成成成电电电电路路路路来来来来说说说说，尽尽尽尽管管管管物物物物理理理理上上上上会会会会有有有有很很很很多多多多类类类类型型型型的的的的故故故故障障障障发发发发生生生生，但但但但这这这这些些些些故故故故障障障障反反反反映映映映在在在在数数数数字字字字电电电电平平平平上上上上就就就就是是是是没没没没有有有有按按按按照照照照预预预预期期期期从从从从1 1变变变变为为为为0 0或或或或从从从从0 0变变变变为为为为

49、1 1。这这这这叫叫叫叫做做做做固固固固定定定定值值值值故故故故障障障障(stuck-at-fault)(stuck-at-fault)模模模模型型型型。即即即即用用用用一个固定一个固定一个固定一个固定0(s-a-0)0(s-a-0)或固定或固定或固定或固定1(s-a-1)1(s-a-1)来模仿一个故障门的输入。来模仿一个故障门的输入。来模仿一个故障门的输入。来模仿一个故障门的输入。如如如如有有有有个个个个逻逻逻逻辑辑辑辑门门门门，其其其其输输输输出出出出由由由由于于于于工工工工艺艺艺艺上上上上的的的的某某某某种种种种原原原原因因因因，造造造造成成成成电电电电平平平平始始始始终终终终固固固固定

50、定定定为为为为1 1状状状状态态态态，它它它它不不不不随随随随输输输输入入入入端端端端的的的的信信信信号号号号变变变变化化化化而而而而改改改改变变变变，这这这这就就就就称称称称为为为为具具具具有有有有固固固固定定定定1 1故故故故障障障障。如如如如输输输输出出出出始始始始终终终终处处处处于于于于逻逻逻逻辑辑辑辑0 0状状状状态态态态，就就就就是是是是具具具具有有有有固固固固定定定定0 0故故故故障障障障。固固固固定定定定值值值值故故故故障障障障可可可可能能能能在在在在一一一一块块块块集集集集成成成成电电电电路路路路中中中中的的的的任任任任何何何何一一一一个个个个节节节节点点点点发发发发生生生生