微机原理课件第二章8086系统结构.ppt

《微机原理课件第二章8086系统结构.ppt》由会员分享，可在线阅读，更多相关《微机原理课件第二章8086系统结构.ppt（52页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、微机原理课件第二章8086系统结构 Still waters run deep.流静水深流静水深,人静心深人静心深 Where there is life,there is hope。有生命必有希望。有生命必有希望Intel 8086 CPU是是16位微处理器，外型为双列直位微处理器，外型为双列直插式，有插式，有40个引脚。个引脚。8086型微处理器的时钟频率为型微处理器的时钟频率为5MHz；它有它有16根数据线和根数据线和20根地址线，直接寻址空间根地址线，直接寻址空间为为220Byte，即为即为1MB。8088 CPU内部结构与内部结构与8086基本相同，但对外数基本相同，但对外数据总线只

2、有据总线只有8根，称为根，称为准准16位位微处理器。微处理器。2-1 8086 CPU结构结构微型计算机工作时，总是先存储器中取指令，微型计算机工作时，总是先存储器中取指令，需要的话再取操作数，然后执行指令，送结果。需要的话再取操作数，然后执行指令，送结果。8086CPU由由总线接口部件总线接口部件BIU和和指令执行部件指令执行部件EU组组成，成，BIU和和EU是并行工作的。总线接口部件是并行工作的。总线接口部件BIU完完成取指令，读操作数、送结果，所有与外部的操作成取指令，读操作数、送结果，所有与外部的操作由其完成。而指令执行部件由其完成。而指令执行部件EU从从BIU的指令队列中的指令队列中

3、取出指令，并且读出指令，不必直接访问存储器或取出指令，并且读出指令，不必直接访问存储器或I/O端口。端口。一、一、8086 CPU的内部结构的内部结构1.总线接口部件总线接口部件BIU（Bus Interface Unit）总线接口部件总线接口部件BIU是是8086 CPU与外部（存储器与外部（存储器和和I/O端口）的接口，它提供了端口）的接口，它提供了16位双向数据总线和位双向数据总线和20位地址总线，完成所有外部总线操作。位地址总线，完成所有外部总线操作。BIU具有下列功能：地址形成、取指令、指令具有下列功能：地址形成、取指令、指令排队、读排队、读/写操作数和总线控制。它由下列各部分组写操

4、作数和总线控制。它由下列各部分组成：成：（1）4个个16位段地址寄存器位段地址寄存器（2）16位指令指针寄存器位指令指针寄存器IP：存放下一条要执行存放下一条要执行 指令的偏移地址指令的偏移地址。（3）20位物理地址加法器：将位物理地址加法器：将16位逻辑地址变换位逻辑地址变换 成成20位物理地址，实际上完成加法操作。位物理地址，实际上完成加法操作。（4）6字节指令队列：预放字节指令队列：预放6个字节的指令代码。个字节的指令代码。（5）总线控制逻辑：发出总线控制信号。）总线控制逻辑：发出总线控制信号。2.指令执行部件指令执行部件EU（Execution Unit）指令执行部件指令执行部件EU完

5、成指令译码和执行指令。完成指令译码和执行指令。它由下列各部分组成：它由下列各部分组成：（1）算术逻辑运算单元）算术逻辑运算单元ALU：完成完成8位或位或16位的二位的二 进制运算，进制运算，16位暂存器可暂存参加运算的操作位暂存器可暂存参加运算的操作 数。数。（2）标志寄存器标志寄存器PSW：存放存放ALU运算结果特征。运算结果特征。（3）寄存器组寄存器组。（4）EU控制器：取指令控制和时序控制部件。控制器：取指令控制和时序控制部件。3.8086 CPU的工作过程的工作过程 第一步：先执行读操作，根据第一步：先执行读操作，根据CS:IP在地址加法器中形成在地址加法器中形成20位位物理地址：物理

6、地址：CS*16+IP，再从中再从中取出指令先进先出的取出指令先进先出的6字节字节指令队列中，等待执行。指令队列中，等待执行。第二步：第二步：EU从指令队列中取出指从指令队列中取出指令，并分析译码，向各部件发出令，并分析译码，向各部件发出控制命令，以完成执行指令的功控制命令，以完成执行指令的功能。能。EU对指令译码，分析和执行对指令译码，分析和执行时，此时时，此时EU不需要用总线，不需要用总线，BIU乘机可将后续指令指令队列，乘机可将后续指令指令队列，将队列填满。将队列填满。第三步：当指令队列已满，第三步：当指令队列已满，EU未向未向BIU申请读申请读/写存储器或写存储器或I/O操作时，操作时

7、，BIU处于处于空闲周期。如空闲周期。如EU执行执行8位乘法操作时，位乘法操作时，需需7077个个T周期，取指令占周期，取指令占2个总线周个总线周期（期（8个个T），），这段时间内，这段时间内，BIU就可去就可去取指令将指令队列填满，而后续的取指令将指令队列填满，而后续的6269个个T周期内，就处于空闲状态。周期内，就处于空闲状态。第四步：在指令的执行过程中，若需要对第四步：在指令的执行过程中，若需要对存储单元或存储单元或I/O端口进行存取数据，端口进行存取数据，EU就就要求要求BIU去完成相应的总线周期。去完成相应的总线周期。例如：从内存中取数据指令：例如：从内存中取数据指令：MOV AX，

8、BX 从从I/O端口取数据指令：端口取数据指令：IN AL，30H第五步：若在指令的执行过程中，遇到第五步：若在指令的执行过程中，遇到JMP或或CALL指令时，将队列中的内容指令时，将队列中的内容作废，按新的转移地址去取指令，除这作废，按新的转移地址去取指令，除这种情况外，取指和执行指令都能同时进种情况外，取指和执行指令都能同时进行，大大提高了行，大大提高了CPU的利用率。的利用率。流水线：在执行指令的同时，预取下一流水线：在执行指令的同时，预取下一条指令的技术。条指令的技术。二、寄存器结构二、寄存器结构 寄存器结构在计算机中起了重要的作用，它的寄存器结构在计算机中起了重要的作用，它的存取速度

9、比存储器快得多，这样可以相当于存储单存取速度比存储器快得多，这样可以相当于存储单元，用来存放运算过程中所需要的操作数地址、操元，用来存放运算过程中所需要的操作数地址、操作数及中间结果。作数及中间结果。8086微处理器内部包含有微处理器内部包含有4组组16位位寄存器，它们分别是通用寄存器组，指针和变址寄寄存器，它们分别是通用寄存器组，指针和变址寄存器，段寄存器，指令指针及标志位寄存器。存器，段寄存器，指令指针及标志位寄存器。1.通用寄存器组（特殊用途见书表通用寄存器组（特殊用途见书表2-1）8086/8088 CPU在指令执行部件在指令执行部件EU中有中有4个个16位通用寄存器，它们是位通用寄存

10、器，它们是AX，BX，CX，和和DX，用用以存放以存放16位数据或地址。也可分为位数据或地址。也可分为8个个8位寄存器来位寄存器来使用，低使用，低8位是位是AL、BL、CL和和DL，高高8位为位为AH、BH、CH和和DH，只能存放只能存放8位数据，不能存放地址。位数据，不能存放地址。2.指针和变址寄存器指针和变址寄存器 8086/8088 CPU中，有一组中，有一组4个个16位寄存器，它们位寄存器，它们是基址指针寄存器是基址指针寄存器BP，堆栈指针寄存器堆栈指针寄存器SP，源变址寄源变址寄存器存器SI，目的变址寄存器目的变址寄存器DI。这组寄存器存放的内容这组寄存器存放的内容是某一段内地址偏移

11、量，用来形成操作数地址，主要是某一段内地址偏移量，用来形成操作数地址，主要在堆栈操作和变址运算中使用。在堆栈操作和变址运算中使用。3.段寄存器段寄存器 8086/8088 CPU可直接寻址可直接寻址1MB的存储器空间，的存储器空间，直接寻址需要直接寻址需要20根地址线，而所有的内部寄存器都是根地址线，而所有的内部寄存器都是16位的，只能直接寻址位的，只能直接寻址64KB，因此采用分段技术来解因此采用分段技术来解决。将决。将1MB的存储器空间分成若干个逻辑段，每段最的存储器空间分成若干个逻辑段，每段最长长64KB，这些逻辑段在整个存储空间中可浮动。这些逻辑段在整个存储空间中可浮动。4 4个个段寄

12、存器给出相应逻辑段的首地址，称为段寄存器给出相应逻辑段的首地址，称为“段基址段基址”。例例2-1 若当前若当前SS=3500H，SP=4000H，说明堆栈段在说明堆栈段在存储器中的存储器中的20位物理地址。位物理地址。解：物理地址解：物理地址SS*16+SP=39000H4.指令指针寄存器指令指针寄存器IP 8086/8088 CPU中设置了一个中设置了一个16位指令指针寄存位指令指针寄存器器IP，用来存放将要执行的下一条指令现行代码段中用来存放将要执行的下一条指令现行代码段中的偏移地址。程序运行中，它由的偏移地址。程序运行中，它由BIU自动将其修改，自动将其修改，使使IP始终指向下一条将要执

13、行的指令的地址，因此它始终指向下一条将要执行的指令的地址，因此它是用来控制指令序列的执行流程的，是一个重要的寄是用来控制指令序列的执行流程的，是一个重要的寄存器。存器。8086程序不能直接访问程序不能直接访问IP，但可以通过某些指但可以通过某些指令修改令修改IP的内容。的内容。MOV BX，CXMOV AX，BXADD AX，DX 正在执行正在执行IP指向下一条指向下一条5.标志寄存器标志寄存器PSW16位标志寄存器位标志寄存器PSW用来存放运算结果的特征，用来存放运算结果的特征，常用作后续条件转移指令的转移控制条件。其中常用作后续条件转移指令的转移控制条件。其中7位没位没有用，有用，9个标志

14、位分成两类：一类是状态标志，表示运个标志位分成两类：一类是状态标志，表示运算后结果的状态特征，它影响后面的操作。状态标志算后结果的状态特征，它影响后面的操作。状态标志有有6个：个：CF、PF、AF、ZF、SF和和OF。另一类是控制另一类是控制标志，用来控制标志，用来控制CPU操作，控制标志有操作，控制标志有3个：个：TF、IF和和DF。CF：进位标志。本次运算中最高位有进位进位标志。本次运算中最高位有进位 或借位时，或借位时，CF=1；否则否则CF=0。例例2-2 800AH与与800BH两数相加。两数相加。1000 0000 0000 1010 1000 0000 0000 1011 1 0

15、000 0000 0001 0101 CF=1PF：偶校验标志。本次运算结果低偶校验标志。本次运算结果低8位中位中 有偶数个有偶数个“1”时，时，PF=1；否则否则PF=0。例例2-3 810AH与与800BH两数相加。两数相加。1000 0001 0000 1010 1000 0000 0000 1011 1 0000 0001 0001 0101 CF=1，PF=0AF：辅助进位标志。本次运算结果，若最辅助进位标志。本次运算结果，若最 低低4位向较高位向较高4位有进位或借位时，位有进位或借位时，AF=1；否则否则AF=0。例例2-4 810AH与与800BH两数相加。两数相加。1000 0

16、001 0000 1010 1000 0000 0000 1011 1 0000 0001 0001 0101 CF=1，PF=0，AF=1ZF：全零标志。本次运算结果为全零标志。本次运算结果为0时，时，ZF=1；否则否则ZF=0。例例2-5 810AH与与800BH两数相加。两数相加。1000 0001 0000 1010 1000 0000 0000 1011 1 0000 0001 0001 0101 CF=1，PF=0，AF=1，ZF=0SF：符号标志。本次运算结果的最高位为符号标志。本次运算结果的最高位为 1时，时，SF=1；否则否则SF=0。它反映了本它反映了本 次运算结果是正还是

17、负（通常次运算结果是正还是负（通常“1”：负）：负）例例2-6 810AH与与800BH两数相加。两数相加。1000 0001 0000 1010 1000 0000 0000 1011 1 0000 0001 0001 0101 CF=1，PF=0，AF=1，ZF=0，SF=0OF：溢出标志。本次运算结果超出范围而溢出标志。本次运算结果超出范围而 产生溢出时，产生溢出时，OF=1；否则否则OF=0。例例2-7 810AH与与800BH两数相加。两数相加。1000 0001 0000 1010 -负数负数 1000 0000 0000 1011 -负数负数 1 0000 0001 0001 0

18、101 -正数？正数？CF=1，PF=0，AF=1，ZF=0，SF=0，OF=1TF：单步标志。调试程序时可实现跟踪单步标志。调试程序时可实现跟踪。IF：中断标志。中断标志。IF=1，允许允许CPU响应可响应可 屏蔽中断；否则不允许响应。屏蔽中断；否则不允许响应。DF：方向标志。在串操作指令中，用于方向标志。在串操作指令中，用于控制内存地址是自动增加还是减小。控制内存地址是自动增加还是减小。2-2 8086 CPU的引脚及其功能的引脚及其功能 8086/8088 CPU根据它的基本性能，应包括根据它的基本性能，应包括20条条地址线，地址线，16根数据线，加上控制信号，电源和地线，根数据线，加上

19、控制信号，电源和地线，芯片的引脚比较多。但由于制造工艺的限制，芯片的引脚比较多。但由于制造工艺的限制，8086/8088 CPU芯片采用芯片采用40条引脚的双列直插式封装，因条引脚的双列直插式封装，因此部分引脚采用了此部分引脚采用了分时复用分时复用的方式。的方式。另外另外8086/8088 CPU可以工作在两种工作模式：可以工作在两种工作模式：最小模式最小模式和和最大模式最大模式。最小模式用于单机系统，系统。最小模式用于单机系统，系统 中所需要的控制信号全部由中所需要的控制信号全部由8086直接提供。最大模式直接提供。最大模式 用于多处理机系统，系统中所需要的控制信号由总线用于多处理机系统，系

20、统中所需要的控制信号由总线 控制器控制器8288提供。这样，提供。这样，24脚脚31脚的脚的8条引脚在两种条引脚在两种 工作模式中具有不同的功能。工作模式中具有不同的功能。一、一、8086/8088 CPU在最小模式中引脚定义在最小模式中引脚定义 123456789101112131415161718192080868086CPUCPU3130292827262524232221403938373635343332AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDGNDAD14AD13AD12AD11AD10AD9AD8AD7HOLD(RQ/GT0)HLDA(RQ/GT1)W

21、R(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREDAYRESETVCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRD1.AD15AD0：16条地址条地址/数据数据总线，三态，分时复用。传送地总线，三态，分时复用。传送地址时输出，传送数据时双向输入址时输出，传送数据时双向输入/输出。在总线周期输出。在总线周期T1状态，状态，CPU在这些引脚上输出存储器或在这些引脚上输出存储器或I/O端端口的地址，在口的地址，在T2T4状态，用来状态，用来传送数据。在中断响应及系统总传送数据。在中断响应及系统总线线“保持

22、响应保持响应”周期，周期，AD15AD0被置成高阻状态。被置成高阻状态。2.A19/S6A16/S3：地址地址/状态线，三态，输出，分时状态线，三态，输出，分时复用。在复用。在T1状态作地址线用，状态作地址线用，A19A16与与A15A0一一起构成起构成20位物理地址，可访问存储器位物理地址，可访问存储器1MB。当当CPU访访问问I/O端口时，端口时，A19A16为为“0”。在。在T2T4状态作状状态作状态态线用，线用，S6S3输出状态信息，输出状态信息，S6保持保持“0”，表明，表明8086当当前连在总线上，前连在总线上，S5取中断允许标志的状态，若当前允许取中断允许标志的状态，若当前允许可

23、屏蔽中断请求，则可屏蔽中断请求，则S5=1，若若S5=0，则禁止一切可屏蔽则禁止一切可屏蔽中断。中断。S4、S3用来指示当前正在使用哪一个段寄存器，用来指示当前正在使用哪一个段寄存器，其编码如表其编码如表2-1所示。所示。表2-1 S4S3状态编码含义3./S7：高高8位数据总线允许位数据总线允许/状态信号，三态，输出，低电平状态信号，三态，输出，低电平有效。在存储器读有效。在存储器读/写，写，I/O端口端口读读/写及中断响应时，用写及中断响应时，用 作作高高8位数据位数据D15D0选通信号，选通信号，即即16位数据传送时，在位数据传送时，在T1状态，状态，用用 指出高指出高8位数据总线上数位

24、数据总线上数据有效，用据有效，用AD0地址线指出低地址线指出低8位位数据线上数据有效。数据线上数据有效。4.MN/：最小最小/最大工作模式最大工作模式选择信号，输入。当选择信号，输入。当MN/接接+5V时，时，CPU工作在最小模式，工作在最小模式，CPU组成一个单处理器系统，由组成一个单处理器系统，由CPU提供所有总线控制信号。当提供所有总线控制信号。当MN/接地时，接地时，CPU工作在最工作在最大模式，大模式，CPU的的 提供给总提供给总线控制器线控制器8288，由，由8288产生总线控产生总线控制信号，以支持构成多处理器系统。制信号，以支持构成多处理器系统。5 :读选通信号，三态，输出，读

25、选通信号，三态，输出，低电平有效。允许低电平有效。允许CPU读存储器或读存储器或I/O端口（数据从存储器到端口（数据从存储器到CPU）。）。由由M/信号区分读存储器或读信号区分读存储器或读I/O端口，在读总线周期的端口，在读总线周期的T2、T3、Tw状态，状态，为低电平；在为低电平；在“保持响保持响应应”周期，被置成高阻状态。周期，被置成高阻状态。6.:读选通信号，三态，输出，读选通信号，三态，输出，低电平有效。允许低电平有效。允许CPU写存储器或写存储器或I/O端口（数据从端口（数据从CPU到存储器）。到存储器）。由由M/信号区分写存储器或写信号区分写存储器或写I/O端口，在写总线周期的端口

26、，在写总线周期的T2、T3、Tw状态，状态，为低电平，在为低电平，在DMA方方式时；被置成高阻状态。式时；被置成高阻状态。7.7.M/M/：存储器或存储器或I/OI/O端口控制信端口控制信号，三态，输出。号，三态，输出。M/M/信号为高信号为高电平，表示电平，表示CPUCPU正在访问存储器，正在访问存储器，M/M/为低电平，表示为低电平，表示CPUCPU在访问在访问I/OI/O端口。一般在前一个总线周期端口。一般在前一个总线周期的的T T4 4状态，状态，M/M/有效，直到本周有效，直到本周期的期的T T4 4状态为止。在状态为止。在DMADMA方式时，方式时，M/M/置为高阻状态。置为高阻状

27、态。8.8.ALEALE：地址锁存允许信号，输出，地址锁存允许信号，输出，高电平有效。作地址锁存器高电平有效。作地址锁存器8282/8282/82838283的片选信号，在的片选信号，在T1T1状态，状态，ALEALE有效，表示地址、数据总线上传送有效，表示地址、数据总线上传送的是地址信息，将它锁存到地址锁的是地址信息，将它锁存到地址锁存器存器8282/82838282/8283中。这是由于地址中。这是由于地址/数据总线分时复用所需要的，数据总线分时复用所需要的，ALEALE信号不能浮空。信号不能浮空。9.：数据允许信号，三态，输：数据允许信号，三态，输出，低电平有效。在最小模式系统出，低电平

28、有效。在最小模式系统中，有时利用数据收发器中，有时利用数据收发器8286/8287来增加数据驱动能力，来增加数据驱动能力，用作数用作数据收发器据收发器8286/8287的输出允许信号，的输出允许信号，在在DMA工作方式时，被置成高阻状工作方式时，被置成高阻状态。态。10.10.：数据发送：数据发送/接收控制信接收控制信号，三态，输出。号，三态，输出。用来控制用来控制数据收发器数据收发器8286/82878286/8287的数据传送方的数据传送方向。当向。当 1 1时，时，CPUCPU发送数据，发送数据，完成写操作；当完成写操作；当 0 0时，时，CPUCPU从外部接收数据，完成读操作。在从外部

29、接收数据，完成读操作。在DMADMA工作方式时，被置成高阻状态。工作方式时，被置成高阻状态。11.11.REDAYREDAY：准备就绪信号，输入，准备就绪信号，输入，高电平有效。由存储器或高电平有效。由存储器或I/OI/O端口发端口发来的来的 响应信号，表示外部设备已准响应信号，表示外部设备已准备号可进行数据传送了。备号可进行数据传送了。CPUCPU在每个在每个总线周期的总线周期的T3T3状态检测状态检测READYREADY信号线，信号线，如果它是低电平，在如果它是低电平，在T3T3状态结束后状态结束后CPUCPU插入一个或几个插入一个或几个TWTW等待状态，等待状态，直到直到READYREA

30、DY信号有效后，它进入信号有效后，它进入T4T4状状态，完成数据传送过程。态，完成数据传送过程。12.12.RESETRESET：复位信号，输入，高电平复位信号，输入，高电平有效。有效。CPUCPU接收到复位信号后，停止现接收到复位信号后，停止现行操作，并初始化段寄存器行操作，并初始化段寄存器DS,SS,ES,DS,SS,ES,标志寄存器标志寄存器PSWPSW，指令指针指令指针IPIP和指令队和指令队列，而使列，而使CS=FFFFHCS=FFFFH。RESETRESET信号至少保信号至少保持持4 4个时钟周期以上的高电平，当它变个时钟周期以上的高电平，当它变为低电平时，为低电平时，CPUCPU

31、执行重启动过程，执行重启动过程，8086/80888086/8088将从地址将从地址FFFF0HFFFF0H开始执行指开始执行指令。通常在令。通常在FFFF0HFFFF0H单元开始的几个单单元开始的几个单元中存放一条无条件转移指令，将入元中存放一条无条件转移指令，将入口转到引导和装配程序中，实现对系口转到引导和装配程序中，实现对系统的初始化，引导监控程序或操作系统的初始化，引导监控程序或操作系统程序。统程序。13.13.INTRINTR：可屏蔽中断请求信号，输入，电平触可屏蔽中断请求信号，输入，电平触发，高电平有效。当外设接口向发，高电平有效。当外设接口向CPUCPU发出中断申请发出中断申请时

32、，时，INTRINTR信号变成高电平。信号变成高电平。CPUCPU在每条指令周期的在每条指令周期的最后一个时钟周期检测此信号，一旦检测到此信最后一个时钟周期检测此信号，一旦检测到此信号有效，并且中断允许标志位号有效，并且中断允许标志位IF=1IF=1时，时，CPUCPU在当前在当前指令执行完后，转入中断响应周期，读取外设接指令执行完后，转入中断响应周期，读取外设接口的中断类型码，然后在存储器的中断向量表中口的中断类型码，然后在存储器的中断向量表中找到中断服务程序的入口地址，转入执行中断服找到中断服务程序的入口地址，转入执行中断服务程序。务程序。14.14.：中断响应信号，输出，：中断响应信号，

33、输出，低电平有效。是低电平有效。是CPUCPU对外部发来的中对外部发来的中断请求信号断请求信号INTRINTR的响应信号。在中的响应信号。在中断响应总线周期断响应总线周期T2T2、T3T3、TWTW状态，状态，CPUCPU发出两个发出两个 负脉冲，第一个负脉冲，第一个负脉冲通知外设接口已响应它的中负脉冲通知外设接口已响应它的中断请求，外设接口收到第二个负脉断请求，外设接口收到第二个负脉冲信号后，向数据总线上放中断类冲信号后，向数据总线上放中断类型号。型号。15.NMI：不可屏蔽中断请求信号，输入，边沿不可屏蔽中断请求信号，输入，边沿触发，正跳变有效。此类中断请求不受中断允许触发，正跳变有效。此

34、类中断请求不受中断允许标志位标志位IF的影响，也不能用软件进行屏蔽。的影响，也不能用软件进行屏蔽。NMI引脚一旦收到一个正跳变触发信号，在当前指令引脚一旦收到一个正跳变触发信号，在当前指令执行完后，自动引起类型执行完后，自动引起类型2中断，转入执行中断中断，转入执行中断类型类型2中断处理程序。中断处理程序。16.16.：测试信号，输入，低电：测试信号，输入，低电平有效。在平有效。在CPUCPU执行执行WAITWAIT指令周期，指令周期，CPUCPU每隔每隔5 5个时钟周期对个时钟周期对 引脚进引脚进行一次测试，若测试到行一次测试，若测试到 为高电为高电平，平，CPUCPU处于空转等待状态，当检

35、测处于空转等待状态，当检测到到 有效，空转等待状态结束，有效，空转等待状态结束，CPUCPU继续执行被暂停的指令。继续执行被暂停的指令。WAITWAIT指指令是用来使处理器与外部硬件同步令是用来使处理器与外部硬件同步用的。用的。17.17.HOLDHOLD：总线保持请求信号，输入，总线保持请求信号，输入，高电平有效。在最小模式系统中，表高电平有效。在最小模式系统中，表示其它共享总线的部件向示其它共享总线的部件向CPUCPU请求使用请求使用总线，要求直接与存储器传送数据。总线，要求直接与存储器传送数据。18.18.HLDAHLDA：总线保持响应信号，输出，总线保持响应信号，输出，高电平有效。高电

36、平有效。CPUCPU一旦检测到一旦检测到HLODHLOD总线总线请求信号有效，如果请求信号有效，如果CPUCPU允许让出总线，允许让出总线，在当前总线周期结束时，于在当前总线周期结束时，于T4T4状态发出状态发出HLDAHLDA信号，表示响应这一总线请求，并信号，表示响应这一总线请求，并立即让出总线使用权，将三条总线置成立即让出总线使用权，将三条总线置成高阻状态。总线请求部件获得总线控制高阻状态。总线请求部件获得总线控制权后，可进行权后，可进行DMADMA数据传送，总线使用数据传送，总线使用完毕使完毕使HOLDHOLD无效。无效。CPUCPU才将才将HLDAHLDA置成置成低电平。低电平。CP

37、UCPU再次获得三条总线控制权。再次获得三条总线控制权。123456789101112131415161718192080868086CPUCPU3130292827262524232221403938373635343332AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDGNDAD14AD13AD12AD11AD10AD9AD8AD7HOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREDAYRESETVCCAD15A16/S3A17/S4A18/S5A19/S6BHE/

38、S7MN/MXRD19.19.CLKCLK：时钟信号，输入。由时钟信号，输入。由82848284时钟发生器时钟发生器产生，产生，8086 8086 CPUCPU使用的时钟频率，因芯片型号不使用的时钟频率，因芯片型号不同，时钟频率不同。同，时钟频率不同。80868086为为5 5MHzMHz，808680861 1为为1010MHzMHz，808680862 2为为8 8MHzMHz。20.VCC(+5V),GND(20.VCC(+5V),GND(地地)：CPUCPU所需电源所需电源VCC=+5VVCC=+5V。GNDGND为地线。为地线。2-3 8086 存储器组织存储器组织 一、存储器地址的

39、分段一、存储器地址的分段 1.存储器地址的分段存储器地址的分段在存储器中是以字节为单位存储信息的，每个存在存储器中是以字节为单位存储信息的，每个存储单元有唯一的地址来确定。储单元有唯一的地址来确定。8086/8088系统有系统有20根地根地址线可寻址址线可寻址1MB字节的存储空间，即对存储器寻址要字节的存储空间，即对存储器寻址要20位物理地址，而位物理地址，而8086为为16位机，位机，CPU内部寄存器只内部寄存器只有有16位，可寻址位，可寻址64KB。因此因此8086系统把整个存储空间系统把整个存储空间分成许多逻辑段，每段容量不超过分成许多逻辑段，每段容量不超过64KB。8086系统对系统对

40、存储器的分段采用灵活的方法，允许各个逻辑段在整存储器的分段采用灵活的方法，允许各个逻辑段在整个存储空间中浮动，这样在程序设计时可使程序保持个存储空间中浮动，这样在程序设计时可使程序保持相对的完整性。段和段之间可以是连续的，也可以是相对的完整性。段和段之间可以是连续的，也可以是分开的或重叠的。分开的或重叠的。2.物理地址的形成物理地址的形成8086系统将段地址放在段寄存器中，称为系统将段地址放在段寄存器中，称为“段基段基址址”。有。有4个段寄存器，分别位代码段寄存器个段寄存器，分别位代码段寄存器CS，数据数据段寄存器段寄存器DS，附加段寄存器附加段寄存器ES和堆栈段寄存器和堆栈段寄存器SS。段内

41、段内“偏移地址偏移地址”指出了从段地址开始的相对偏移指出了从段地址开始的相对偏移位置。它可以放在指令指针寄存器位置。它可以放在指令指针寄存器IP中，或中，或16位通用位通用寄存器中，如何从寄存器中，如何从16位段地址和位段地址和16位偏移地址得到位偏移地址得到20位地址呢？首先说明两个概念。位地址呢？首先说明两个概念。逻辑地址逻辑地址：存储器的任一个逻辑地址由段基址和：存储器的任一个逻辑地址由段基址和偏移地址组成，都是无符号的偏移地址组成，都是无符号的16位二进制数，程序设位二进制数，程序设计时采用逻辑地址。计时采用逻辑地址。物理地址物理地址：存储器的绝对地址，从：存储器的绝对地址，从0000

42、0HFFFFFH，是是CPU访问存储器的实际寻址地址。访问存储器的实际寻址地址。物理物理地址段基址地址段基址16偏移地址偏移地址。例例2-1 若当前若当前SS=3500H，SP=4000H，说明堆栈段在说明堆栈段在存储器中的存储器中的20位物理地址。位物理地址。解：物理地址解：物理地址SS*16+SP=39000H段基址段基址偏移地址偏移地址3.逻辑地址来源逻辑地址来源由于访问存储器的操作类型不同，由于访问存储器的操作类型不同，BIU所使用的所使用的逻辑地址来源也不同，取指令时，自动选择逻辑地址来源也不同，取指令时，自动选择CS寄存器寄存器值作段基址，偏移地址由值作段基址，偏移地址由IP来制定

43、，计算出取指令的来制定，计算出取指令的物理地址。当堆栈操作时，段基址自动选择物理地址。当堆栈操作时，段基址自动选择SS寄存器寄存器值，偏移地址由值，偏移地址由SP来制定。当进行读来制定。当进行读/写存储器操作数写存储器操作数或访问变量时，则自动选择或访问变量时，则自动选择DS或或ES寄存器值作为段基寄存器值作为段基址，此时，偏移地址要由指令所给定的寻址方式来决址，此时，偏移地址要由指令所给定的寻址方式来决定，可以是指令中包含的直接地址，可以是地址寄存定，可以是指令中包含的直接地址，可以是地址寄存器中的值，也可以是地址寄存器的值加上指令中的偏器中的值，也可以是地址寄存器的值加上指令中的偏移量。注

44、意的是当用移量。注意的是当用BP作为基地址寻址时，段基址由作为基地址寻址时，段基址由堆栈寄存器堆栈寄存器SS提供，偏移地址从提供，偏移地址从BP中取得。中取得。二、二、8086存储器的分体结构存储器的分体结构 8086系统中，系统中，1MB的存储空间分成两个存储体：的存储空间分成两个存储体：偶地址存储体和奇地址存储体，各为偶地址存储体和奇地址存储体，各为512KB，示意图示意图如图如图2-10-10所示：所示：图图2-10-10 存储器分体结构示意图存储器分体结构示意图 当当A0=0时，选择访问偶地址存储体，偶地址存储体与时，选择访问偶地址存储体，偶地址存储体与数据总线低数据总线低8位相连，从

45、低位相连，从低8位数据总线读位数据总线读/写一个字节。写一个字节。当当 0时，选择访问奇地址存储体，奇地址存储体时，选择访问奇地址存储体，奇地址存储体与数据总线高与数据总线高8位相连，由高位相连，由高8位数据总线读位数据总线读/写一个字写一个字节。当节。当A0=0、0时，访问两个存储体，读时，访问两个存储体，读/写一写一个字。个字。A0和功能组合如表和功能组合如表28。表表28 、A0编码含义编码含义 存储器中存放的信息称为存储单元的内容，例如存储器中存放的信息称为存储单元的内容，例如存储单元存储单元10002H中的内容为中的内容为22H，表示（表示（10002H）=22H。一个字在存储器中按

46、相邻两个字节存放，存入一个字在存储器中按相邻两个字节存放，存入时以低位字节在低地址，高位字节在高地址的次序存时以低位字节在低地址，高位字节在高地址的次序存放，字单元的地址以低位地址表示。例（放，字单元的地址以低位地址表示。例（10002H）=3322H，（，（10001H）2211H在内存中放的位置如下在内存中放的位置如下图所示。图所示。（10001H）=2211H 奇地址开始的字单元奇地址开始的字单元（10002H）=3322H 偶地址开始的字单元偶地址开始的字单元（10001H）=11H 奇地址的字节单元奇地址的字节单元（10002H）=22H 偶地址的字节单元偶地址的字节单元 从中看出，

47、一个字可以从偶地址开始存放，也可从中看出，一个字可以从偶地址开始存放，也可以从奇地址开始存放，以从奇地址开始存放，但但8086 CPU访问存储器时，都访问存储器时，都是以字为单位进行的，并从偶地址开始是以字为单位进行的，并从偶地址开始。若读。若读/写一个写一个字节，只启动某个存储体，只有相应的字节，只启动某个存储体，只有相应的8位数据在数据位数据在数据总线上有效，即启动偶地址存储体，低总线上有效，即启动偶地址存储体，低8位数据线有效，位数据线有效，或启动奇地址存储体，高或启动奇地址存储体，高8位数据线有效，另外位数据线有效，另外8位数位数据被忽略了，图据被忽略了，图211(a)、（、（b）给出

48、了示意图。给出了示意图。被忽略被忽略被忽略被忽略图图211 读存储器示意图读存储器示意图 CPU读读/写一个字时，若字单元地址从偶地址写一个字时，若字单元地址从偶地址开始，只需访问一次存储器，低位字节在偶地址单开始，只需访问一次存储器，低位字节在偶地址单元，高位字节在奇地址单元。若字单元地址从奇地元，高位字节在奇地址单元。若字单元地址从奇地址开始，址开始，CPU要两次访问存储器，第一次取奇地址要两次访问存储器，第一次取奇地址上数据（偶地址上数据（偶地址8位数据被忽略），第二次取偶地址位数据被忽略），第二次取偶地址上数据（奇地址上数据（奇地址8位数据被忽略），图位数据被忽略），图211（c）、）

49、、（d）给出了示意图。因此为了加快程序运行速度，给出了示意图。因此为了加快程序运行速度，编程时注意从存储器偶地址开始存放字数据，这种编程时注意从存储器偶地址开始存放字数据，这种存放方式也称存放方式也称“对准存放对准存放”。被忽略被忽略被忽略被忽略图图211 读存储器示意图读存储器示意图 三、堆栈的概念三、堆栈的概念 所谓堆栈是所谓堆栈是在存储器中开辟一个区域在存储器中开辟一个区域，用来存放，用来存放需要暂时保存的数据。堆栈段是由段定义语句在存储需要暂时保存的数据。堆栈段是由段定义语句在存储器中定义的一个段，它可以在存储器器中定义的一个段，它可以在存储器1 1MBMB空间内浮动，空间内浮动，堆栈

50、容量小于等于堆栈容量小于等于6464KBKB。段基址由堆栈寄存器段基址由堆栈寄存器SSSS指定，指定，栈顶由堆栈指针栈顶由堆栈指针SPSP指定，根据堆栈构成方式不同，堆指定，根据堆栈构成方式不同，堆栈指针栈指针SPSP指向的可以是当前栈顶单元，也可以是栈顶指向的可以是当前栈顶单元，也可以是栈顶上的一个上的一个“空空”单元，一般采用单元，一般采用SPSP指向当前栈顶单元。指向当前栈顶单元。堆栈的地址增长方式一般是向上增长，栈底设在存储堆栈的地址增长方式一般是向上增长，栈底设在存储器的高地址区，器的高地址区，堆栈地址由高向低增长堆栈地址由高向低增长。例例2-3 若当前若当前SS=C000H，SP=