武汉大学组成原理实验.ppt

《武汉大学组成原理实验.ppt》由会员分享，可在线阅读，更多相关《武汉大学组成原理实验.ppt（45页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、计算机组成原理实验计算机组成原理实验(软件入门软件入门)武汉大学计算机学院武汉大学计算机学院 许先斌，何水兵许先斌，何水兵2010.32010.3总体实验目的总体实验目的n1.融会贯通本实验课程所教授的知识，通融会贯通本实验课程所教授的知识，通过知识的综合应用，加深对过知识的综合应用，加深对CPU系统各模系统各模块的工作原理及相互联系的认识。块的工作原理及相互联系的认识。n学习设计和调试学习设计和调试CPU的基本步骤和方法，的基本步骤和方法，基本熟悉现代基本熟悉现代EDA技术设计电子系统的流技术设计电子系统的流程和方法。程和方法。n培养科学研究的独立工作能力，取得培养科学研究的独立工作能力，取

2、得CPU设计与组装调试的实践和经验。设计与组装调试的实践和经验。设计与调试任务设计与调试任务n按给定的数据格式和指令系统，在所提供按给定的数据格式和指令系统，在所提供的期间范围内，设计一台微程序控制的模的期间范围内，设计一台微程序控制的模型计算机。型计算机。n根据设计图纸，在根据设计图纸，在Quatus II 平台上进行仿平台上进行仿真，并下载到真，并下载到EL教学实验箱上进行调试成教学实验箱上进行调试成功。功。n在调试成功的基础上，整理出设计图纸和在调试成功的基础上，整理出设计图纸和其他文件。其他文件。参考书籍参考书籍n现代计算机组成原理，潘松、潘明。现代计算机组成原理，潘松、潘明。n开放式

3、实验开放式实验CPUCPU设计，汤志忠、杨春武。设计，汤志忠、杨春武。n计算机组成原理与结构，王爱英。计算机组成原理与结构，王爱英。nEDAEDA技术实用教程，潘松、黄继业技术实用教程，潘松、黄继业。n基于基于quartusquartus II II的计算机核心设计的计算机核心设计，姜咏江姜咏江n计算机组成原理实验，赵志英计算机组成原理实验，赵志英 。5实验报告要求n引言n设计报告（ALU,控制器,寄存器,CPU指令设计等）n测试报告n总结（内容,体会和建议)n参考文献6实验安排nquartus环境熟悉n运算器组成实验n存储器实验n微控制器实验n总线控制实验n基本模型机设计与实现7实验平台8实

4、验平台 KX_7c5tp9实验板资源 CycloneII EP2C5T144 FPGA(4608个逻辑宏单元、两个锁相环，约20万 门、约12万 RAM bit)。含全兼容工业级8051核,其主频最高可达250MHz，是普通8051单片机 速度的20倍！因此可以完成语音级的DSP处理，还可进行SOC系统设计。DDS函数信号发生器IP核 （作开发工具或测试）。EPM3032 CPLD、1M EPCS1 Flash、蜂鸣器、20MHz晶振、8键、8 LED、1数码管，1602 LCD液晶显示器。JTAG、VGA、RS232接口、PS2口、USB电源口；混合电压源、4X4键盘、USB线、丰富的光盘资

5、料等。FPGA编程器、字符型液晶驱动口（可直接接多种类型字符型液晶）、点阵型液晶驱动口（可直接接数字彩色或黑白点阵型液晶）。10本课程要学习的EDA工具软件 Quartus n美国Altera公司自行设计的第四代PLD开发软件n可以完成PLD的设计输入、逻辑综合、布局与布线、仿真、时序分析、器件编程的全过程n同时还支持SOPC（可编程片上系统）设计开发QuartusQuartus简介简介 QuartusQuartus提供了方便的设计输入方式、快速的编提供了方便的设计输入方式、快速的编译和直接易懂的器件编程。能够支持逻辑门数在百万译和直接易懂的器件编程。能够支持逻辑门数在百万门以上的逻辑器件的开

6、发，并且为第三方工具提供了门以上的逻辑器件的开发，并且为第三方工具提供了无缝接口。无缝接口。QuartusQuartus支持的器件有：支持的器件有：StratixStratix 、StratixStratix GX GX、StratixStratix、MercuryMercury、MAX3000AMAX3000A、MAX MAX 7000B7000B、MAX 7000SMAX 7000S、MAX 7000AEMAX 7000AE、MAX MAX、FLEX6000FLEX6000、FLEX10KFLEX10K、FLEX10KAFLEX10KA、FLEX10KEFLEX10KE、CycloneCy

7、clone、Cyclone Cyclone、APEX APEX、APEX20KCAPEX20KC、APEX20KEAPEX20KE和和ACEX1KACEX1K系列。系列。QuartusQuartus软件包的编程器是系统的核心，提供功能强软件包的编程器是系统的核心，提供功能强大的设计处理，设计者可以添加特定的约束条件来提大的设计处理，设计者可以添加特定的约束条件来提高芯片的利用率。高芯片的利用率。设计流程设计流程设计准备设计准备设计输入设计输入设计处理设计处理器件编程器件编程功能仿真功能仿真时序仿真时序仿真器件测试器件测试QuartusQuartus II II软件的设计过程主要包括：软件的设计

8、过程主要包括：建立项目建立项目输入设计电路（可采用不同方式）输入设计电路（可采用不同方式）设计编译设计编译设计仿真设计仿真设计下载设计下载 QuartusQuartus设计流程介绍设计流程介绍QuartusQuartus设计流程设计流程 启动启动QuartusQuartus 5.0 5.0双击桌面上的双击桌面上的Quartus5.0Quartus5.0图标或单击开始按扭，在程序图标或单击开始按扭，在程序菜单中选择菜单中选择Quartus5.0 Quartus5.0，可以启动，可以启动Quartus5.0Quartus5.0。其初。其初始界面如图所示。始界面如图所示。1 1建立项目建立项目 利利

9、用用QuartusQuartus IIII提提供供的的新新建建工工程程指指南南可可以以帮帮助助我我们们很很容容易易的的建建立立一一个工程：个工程：在在主主菜菜单单上上选选择择FileNew FileNew Project Project Wizard Wizard 将将弹弹出出如如下下图图所所示示对对话框。话框。QuartusQuartus设计流程设计流程 在在上上图图中中的的第第一一个个空空白白处处需需添添入入新新建建工工程程工工作作目目录录的的路路径径，为为便便于于管管理理，QuartusQuartus IIII软软件件要要求求每每一一个个工工程程项项目目及及其其相相关关文文件件都都统统一

10、一存存储储在在单单独独的的文文件件夹夹中中。第第二二个个空空白白处处需需添添入入新新建建的的工工程程名名称称。第第三三个个空空白白处处需需添添入入的的是是工工程程的的顶顶层层设设计计实实体体名名称称，要要求求顶顶层层设设计计实实体体名名称称和和新新建的工程名称保持一致。建的工程名称保持一致。如如上上图图所所示示添添好好后后，按按NextNext按按钮钮，将将会会弹弹出出加加入文件对话框，如下图所示。入文件对话框，如下图所示。QuartusQuartus设计流程设计流程 新建工程新建工程工作目录工作目录的路径的路径 新建的工新建的工程名称程名称工程的顶工程的顶层设计实层设计实体名称体名称 加入文

11、件对话框：加入文件对话框：可可以以在在FileFile空空白白处处选选择择添添入入其其他他已已存存在在的的设设计计文文件件加加入入到到这这个个工工程程中中，也也可可以以使使用用User User Library Library PathnamesPathnames按按钮钮把把用用户户自自定定义义的的库库函函数数加加入入到到工工程程中中使使用用。完完成成后后按按NextNext按钮进入下一步。按钮进入下一步。下下面面弹弹出出的的是是选选择择可可编编程程逻逻辑辑器器件件对对话话框框，如如下下图图所所示示。选选YesYes，手手动动选选择择需需要要的的器器件件，选选NoNo，则则由由编编译译器器自自

12、动动选择。选择。QuartusQuartus设计流程设计流程 在在下下一一步步弹弹出出的的对对话话框框中中通通过过选选择择器器件件的的封封装装形形式式，引引脚脚数目，以及速度级别来约束可选器件的范围。如图所示。数目，以及速度级别来约束可选器件的范围。如图所示。器件设置对话框器件设置对话框 QuartusQuartus设计流程设计流程 EP1K30TC144-3最最后后是是由由新新建建工工程程指指南南建建立立的的工工程程文文件件摘摘要要，显显示示了了上上面面的的全全部部设设置置选选项项。至至此此，新新工工程程建建立立完完毕毕，在在QuartusIIQuartusII设设计计软软件界面的顶部标题栏

13、将显示工程名称和存储路径。如下图所示。件界面的顶部标题栏将显示工程名称和存储路径。如下图所示。QuartusQuartus设计流程设计流程 2 2输入设计电路输入设计电路单击标题栏中的单击标题栏中的FileNewFileNew对话框，如图所示对话框，如图所示。单击单击NewNew对话框的对话框的Device Device Design FilesDesign Files选项卡，选项卡，Block diagram/schematic Block diagram/schematic filefile，选好后单击，选好后单击【OKOK】按钮，打开原理图编辑器按钮，打开原理图编辑器窗口窗口。Quart

14、usQuartus设计流程设计流程 设计输入设计输入 将所设计的电路的逻辑功能按照开发系统要求的形式表达出将所设计的电路的逻辑功能按照开发系统要求的形式表达出来的过程称为设计输入。来的过程称为设计输入。设计输入有如下三种方式：设计输入有如下三种方式：（1）原理图输入方式）原理图输入方式 适用于对系统及各部分电路很熟悉的场合。适用于对系统及各部分电路很熟悉的场合。（2）硬件描述语言输入方式）硬件描述语言输入方式 硬件描述语言是用文本方式描述设计，硬件描述语言有硬件描述语言是用文本方式描述设计，硬件描述语言有ABEL、AHDL、VHDL、Verilog等，其中等，其中VHDL和和Verilog已已

15、成为成为IEEE标准。标准。（3）波形输入方式）波形输入方式QuartusQuartus设计流程设计流程 在编辑窗中的任何一个位置上单击鼠标右键，在弹出的快捷菜在编辑窗中的任何一个位置上单击鼠标右键，在弹出的快捷菜单中选择其中的输入元件项单中选择其中的输入元件项Insert-SymbolInsert-Symbol，于是将弹出如下，于是将弹出如下图所示的输入元件的对话框图所示的输入元件的对话框 QuartusQuartus设计流程设计流程选择菜单选择菜单File-Save AsFile-Save As命令，将已设计好的原理图文件命令，将已设计好的原理图文件取名并存盘在已为此项目建立的文件夹内。取

16、名并存盘在已为此项目建立的文件夹内。QuartusQuartus设计流程设计流程 设计半加器设计半加器Quartus设计流程设计流程 n将设计项目设置成可调用的元件将设计项目设置成可调用的元件Quartus设计流程 设计全加器顶层文件设计全加器顶层文件3 3设计编译设计编译编编译译设设置置：利利用用QuartusQuartus IIII提提供供的的编编译译设设置置指指南南可可以以帮帮助助我我们们很很容容易易的的进进行行一一个个项项目目的的编编译译设设置置。在在主主菜菜单单中中选选择择Assignments/Compiler Assignments/Compiler Settings Setti

17、ngs WizardWizard选选项项，将将弹弹出出一一个个对对话框，要求输入指定的编译实体模块和设定名字。话框，要求输入指定的编译实体模块和设定名字。编译设置好后，在主菜单中选择编译设置好后，在主菜单中选择Processing/Start Processing/Start Compilation Compilation 对所设置的项目进行编译。对所设置的项目进行编译。阅读编译报告：编译后自动生成的编译报告如图所示，它包阅读编译报告：编译后自动生成的编译报告如图所示，它包含了怎样将一个设计放到一个器件中的所有信息。有器件使用含了怎样将一个设计放到一个器件中的所有信息。有器件使用统计，编译设置

18、情况，底层显示，器件资源利用率，状态机的统计，编译设置情况，底层显示，器件资源利用率，状态机的实现，方程式，延时分析结果，实现，方程式，延时分析结果，CPUCPU使用资源。使用资源。QuartusQuartus设计流程设计流程 QuartusQuartus设计流程设计流程 QuartusQuartus设计流程设计流程 编译报告编译报告:4 4设计仿真设计仿真 QuartusIIQuartusII支支持持多多种种仿仿真真输输入入方方法法，它它支支持持波波形形方方式式输输入入，如如：向向量量波波形形文文件件（.vwfvwf）、向向量量文文件件（.vecvec）、列列表表文文件件（.tbltbl），

19、也也支支持持TestbenchTestbench如如：TclTcl/TK/TK脚脚本本文文件件，同同时时也也支支持持第第三三方方的的仿仿真真工工具具的的VerilogVerilog/VHDL/VHDL TestbenchTestbench。QuartusIIQuartusII仿仿真真设设置置:利利用用QuartusQuartus IIII提提供供的的仿仿真真设设置置指指南南可可以以帮帮助助我我们们快快速速进进行行一一个个项项目目的的仿仿真真设设置置。在在主主菜菜单单中中选选择择Assignments/Simulator Assignments/Simulator Settings Settin

20、gs WizardWizard选选项项，在在弹弹出出的的对对话话框框中中，输输入入指指定定的的仿仿真真实实体体模模块块和和设定名字。设定名字。QuartusQuartus设计流程设计流程 建立仿真波形文件建立仿真波形文件:在在主菜单中选择主菜单中选择File/NewFile/New选选项，在弹出的项，在弹出的NewNew对话框对话框中选择中选择Other FilesOther Files选项选项中的中的Vector Waveform Vector Waveform FileFile。设置仿真参数设置仿真参数:设置仿设置仿真时间区域。对于时序仿真时间区域。对于时序仿真来说，将仿真时间轴设真来说，

21、将仿真时间轴设置在一个合理的时间区域置在一个合理的时间区域上十分重要。通常设置的上十分重要。通常设置的时间范围在数十微秒间：时间范围在数十微秒间：QuartusQuartus设计流程设计流程 将工程端口信号节点选入波形编辑器中。将工程端口信号节点选入波形编辑器中。QuartusQuartus设计流程设计流程 编辑输入波形编辑输入波形(输入激励信号输入激励信号)。QuartusQuartus设计流程设计流程 存盘，并启动仿真存盘，并启动仿真QuartusQuartus设计流程设计流程 观察仿真波形观察仿真波形QuartusQuartus设计流程设计流程 5 5、设计下载设计下载:打打开开编编程程

22、窗窗和和配配置置文文件件。首首先先将将实实验验系系统统和和并并口口通通信信线线连连接接好好，打打开开电电源源。在在菜菜单单ToolTool中中选选择择ProgrammerProgrammer，于于是是弹弹出出如如图图所所示示的的编编程程窗窗。在在ModeMode栏栏中中有有4 4种种编编程程模模式式可可以以选选择择：JTAGJTAG，Passive Passive SerialSerial，Active Active SerialSerial和和In-SocketIn-Socket。为为了了直直接接对对FPGAFPGA进进行行配配置置，在在编编程程窗窗的的编编程程模模式式ModeMode中中选

23、选JTAG(JTAG(默默认认)，并并选选中中打打勾勾下下载载文文件件右右侧侧的的第第一一小小方方框框。注注意意要要仔仔细细核核对对下下载载文文件件路路径径与与文文件件名名。如如果果此此文文件件没没有有出出现现或或有有错错，单单击击左左侧侧“Add Add FileFile”按按钮钮，手手动动选选择择配配置置文文件件f_adder.soff_adder.sof。QuartusQuartus设计流程设计流程 设置引脚：为了能对此全加器进行硬件测试，应将其输入设置引脚：为了能对此全加器进行硬件测试，应将其输入输出信号锁定在芯片确定的引脚上，编译后下载。输出信号锁定在芯片确定的引脚上，编译后下载。选

24、择选择ToolsTools菜单中的菜单中的AssignmentsAssignments项，即进入如图所示的项，即进入如图所示的Assignment EditorAssignment Editor编辑器窗。在编辑器窗。在CategoryCategory栏中选择栏中选择PinPin，或直接单击右上侧的或直接单击右上侧的PinPin按钮。按钮。QuartusQuartus设计流程设计流程 双击双击ToTo栏的栏的，在出现的如图所示的下拉栏中分，在出现的如图所示的下拉栏中分别选择本工程要锁定的端口信号名；然后双击对应的别选择本工程要锁定的端口信号名；然后双击对应的LocationLocation栏的栏

25、的，在出现的下拉栏中选择对应端口，在出现的下拉栏中选择对应端口信号名的器件引脚号，如对应信号名的器件引脚号，如对应ainain,选择选择8 8脚。脚。QuartusQuartus设计流程设计流程 5 5、设计下载设计下载:设置编程器。若是初次安装的设置编程器。若是初次安装的QuartusQuartus,在编程前必须进在编程前必须进行编程器选择操作。这里准备选择行编程器选择操作。这里准备选择ByteBlasterByteBlaster MVLPT1 MVLPT1。单击单击Hardware SetupHardware Setup按钮可设置下载接口方式，在弹出的按钮可设置下载接口方式，在弹出的Har

26、dware SetupHardware Setup对话框中，选择对话框中，选择Hardware settingsHardware settings页，再页，再双击此页中的选项双击此页中的选项BytcBlasterBytcBlaster之后，单击之后，单击CloseClose按钮，关闭按钮，关闭对话框即可。这时应该在编程窗右上显示出编程方式：对话框即可。这时应该在编程窗右上显示出编程方式：ytcBlasterytcBlaster LPT 1 LPT 1。如果打开下所示的窗口内。如果打开下所示的窗口内“Currently selectedCurrently selected”右侧显示右侧显示No

27、HardwareNo Hardware，则必须加，则必须加入下载方式。即点击入下载方式。即点击Add HardwareAdd Hardware钮，在弹出的窗中点击钮，在弹出的窗中点击OKOK，再在窗口中双击，再在窗口中双击BytcBlasterBytcBlaster，使，使“Currently Currently selectedselected”右侧显示右侧显示BytcBlasterBytcBlaster LPT1 LPT1。QuartusQuartus设计流程设计流程 QuartusQuartus设计流程设计流程 5 5、设计下载、设计下载:下载：单击下载标符下载：单击下载标符StartS

28、tart按钮，即进入对目标器件按钮，即进入对目标器件FPGAFPGA的配置下载操作。当的配置下载操作。当ProgressProgress显示出显示出100%100%，以及在底部的处，以及在底部的处理栏中出现理栏中出现“Configuration SucceededConfiguration Succeeded”时，表示编程成时，表示编程成功。注意，如果必要，可再次单击功。注意，如果必要，可再次单击StartStart按钮，直至编程成按钮，直至编程成功。功。硬件测试：软件下载成功后，测试已完成电路是否符合设硬件测试：软件下载成功后，测试已完成电路是否符合设计要求。计要求。QuartusQuart

29、us设计流程设计流程 模模6060的计数器设计与实现的计数器设计与实现建立图形文件：打开建立图形文件：打开QuartusQuartus 5.0 5.0编辑器，选择编辑器，选择File/NewFile/New命令，命令，在在Device Design FileDevice Design File选项卡下选择选项卡下选择Block Block DigramDigram/Schematic /Schematic FileFile，单击，单击OKOK按钮。按钮。模为模为6060的计数器原理图的计数器原理图QuartusQuartus设计应用举例设计应用举例 最常用的工具菜单：最常用的工具菜单：Proj

30、ectProject（工程）：（工程）：AssignmentAssignment（资源分配）：（资源分配）：ProcessingProcessing（操作）：（操作）：ToolsTools（工具）：（工具）：QuartusQuartus设计说明设计说明 ByteBlasterByteBlaster 并口下载电缆连接示意图并口下载电缆连接示意图下载模式下载模式nByteBlasterByteBlaster并口下载电缆提供两种下载模式：并口下载电缆提供两种下载模式：n（1 1）被动串行模式（）被动串行模式（PSPS模式）模式）用于配置用于配置FLEX 10KFLEX 10K、FLEX 8000FLEX 8000和和FLEX 6000FLEX 6000器件；器件；n（2 2）JTAGJTAG模式模式具有工业标准的具有工业标准的JTAGJTAG边界边界扫描测试电路（符合扫描测试电路（符合IEEE 1149.1IEEE 1149.1：19901990标准）标准），用于配置，用于配置FLEX 10KFLEX 10K或对或对MAX 9000MAX 9000、MAX MAX 7000S7000S和和MAX 7000AMAX 7000A器件进行编程。器件进行编程。