第4章时序电路基础.ppt

《第4章时序电路基础.ppt》由会员分享，可在线阅读，更多相关《第4章时序电路基础.ppt（75页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第4章时序电路基础 Still waters run deep.流静水深流静水深,人静心深人静心深 Where there is life,there is hope。有生命必有希望。有生命必有希望4-1 集成触发器一.基本R-S触发器可由与非门、或非门、与或非门构成。例:由两个与非门交叉耦合而成&QQSR约定：有两个输入端 两个输出端 当 时，称触发器状态为0 当 时，称触发器状态为11.分析：&QQSR触发器被置“0”，为置“0”端触发器被置“1”，为置“1”端保持如果 持续时间相同，并且同时由 ，那么Q、状态不定，由门的延迟时间决定，延迟短的门先翻转。2.功能描述：(1)状态转移真值表描

2、述触发器在输入信号作用下，触发器的下一稳定态Qn+1与触发器原状态Qn、输入信号之间关系的表格化简真值表、特征方程、状态转移图、激励方程R S Qn+10 0 0 1 01 0 121 1 QnR S Qn Qn+1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1禁用0 置”0”1置”1”0 1保持(2)特征方程(状态方程)011001QnSR1000011110(3)状态表-真值表的另一种表达形式011001QnSR1000011110将真值表画成表格的形式描述触发器逻辑功能函数的表达式，称为特征方程或状态方程。(4)状态转移图和激励表(a)状

3、态转移图是以图形的方式描述触发器状态的变化规律，圆圈代表触发器的状态，箭头表示转移方向，箭头旁标注转移条件01S=0 R=1S=1 R=0S=1 R=S=R=1(b)激励表 触发器由当前状态Q转移至确定的下一状态Qn+1时，对输入信号的要求状态转移 Q Qn+1 0 0 0 1 1 0 1 1 输入条件 R S X 1 1 0 0 1 1 X 一般分析触发器时，用真值表、状态表、状态方程一般设计触发器时，用状态转移图、激励表。(5)逻辑符号RSQQ 表示低电平输入有效(6)波形3.应用举例用于克服机械开关的抖动现象典型的集成R-S触发器P147，图4-1-6P147，表4-1-3二.时钟R-S

4、触发器 基本RS触发器随信号的变化而变化，但在实际运用中，常常需要触发器信号的输入仅作为触发器发生转移的条件，而不希望触发器状态随输入信号发生变化时立即发生相应变化，从而出现了各种时钟控制的触发器。1.工作原理CP=0时，保持CP=1时，工作&QQSR&CP2.功能描述R S Qn+1 0 0 Qn 0 1 1 1 0 0 1 1 01S=1 R=0S=0 R=1S=0 R=S=R=0（1）（2）（3）Qn Qn+1 0 0 0 1 1 0 1 1 R S 0 0 1 1 0 0 3.应用：数据锁存器1QCPDQ1S 1RC1QQ1DC1波形（4）（6）1R1SQQC1RSCP（5）“1”关联

5、对象号4.空翻现象空翻：指在同一个CP脉冲作用期间，触发器发生二次或二次以上的翻转。缺点：空翻降低了电路的抗干扰能力，有时会引起电路的误动作。改进：电平触发变为边沿触发功能上分：D触发器、JK触发器结构上分：主从型和边沿型三.D触发器真值表 D Qn+1 0 0 1 1（1）1.逻辑功能（2）特征方程 Qn+1=D（4）01D=1 D=0 D=0 D=1（5）Qn Qn+1 D0 0 00 1 11 0 021 1 1（3）QQ1DC1DCP*异步置“0”、置“1”端的作用2.脉冲工作特性由于门电路存在传输延迟时间，为使触发器能正确地变化到预定的状态，输入信号与时钟脉冲之间应满足一定的时间关系

6、-脉冲工作特性。CPDQthtpdtsetTWHTWLtset：th：TWHTWL建立时间保持时间时钟高、低电平持续时间3.移位寄存器特点：1.在CP作用下，右移；CP=0保持。2.各触发器状态同时变化，为同步。4.计数器计数器：用以累加所收到的时钟脉冲(计数脉冲)的个数(1)二进制计数器(又称模2计数器或二分频器)QQ1DC1CPDCPQ(2)2k进制计数器1DC1CP1DC1加法计数器特点：各触发器的CP端并非受同一个脉冲信号控制，它们的状态变化不是同步发生的，称为异步时序电路，又因为该电路的输入信号是脉冲，故又称为脉冲异步电路。缺点：最高频率受延迟时间的限制，例：0111 1000需要经

7、过4tpd。四 J-K触发器1.逻辑功能(1)真值表 J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn(2)特征方程 (3)01J=1 K=J=K=1 J=0K=J=K=0Qn Qn+1 J K0 0 0 0 1 1 1 0 121 1 0(4)(5)QCPJQ1J1KC1K2.主从型J-K触发器的功能特点具有数据锁定功能的JK触发器，要求CP 的极短时刻内JK保持不变，常见的JK触发器见P1563.应用举例构成异步计数器边沿型：脉冲触发，仅接受某一时刻的信号。主从型：要求CP=1期间JK保持不变，接受信号发生在CP，但输出发生在CP 时(有符号 表示)五.T与 触发器六

8、异步计数器方法：(1)代表最低位的触发器FF0的CP端总是接外加的计数脉冲；触发方式计数规律上升沿下降沿加法CPi=Qi-1CPi=Qi-1减法CPi=Qi-1CPi=Qi-11.将k个 触发器级联起来，便可构成2k进制异步计数器。(2)其余的2.对2k进制计数器作适当修改，便可构成非2k进 制的计数器(只需会分析)1J1KC11J1KC11J1KC1Q0Q1Q2CPFF0FF1FF2例：分析以下逻辑电路3.通过级联便可方便地扩大异步计数器的规模CPQCPQ8421BCD十进制加法0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 1 0 15421BCD十进制加法

9、0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 1 0 0 0 1 0 0 1 1 0 1 0 4-2 同步时序电路在实际地数字系统中，同步时序电路得到了最为广泛地应用。一.同步时序电路地结构和代数法描述1.结构例：分析如下电路1&XQTCPZCPXQn=1ZZQn=0“0”由分析可见：当原状态不同时，输出不同。所以时序电路的输出不仅与输入有关，而且与原状态有关。特点：由门电路，触发器构成一般结构：组合电路触发器WQZX组合网络至少有一个输出反馈到存贮网络的输入端，存贮电路的状态至少有一个作为组合网络的输入。X=X1、X2.Xk外部输入信号Q=Q1、Q2.Qr触

10、发器输出W=W1、W2.Wr部分输出，触发器的输入Z=Z1、Z2.Zm电路的外部输出信号之间的关系：Ztn=FX(tn)、Q(tn)Wtn=GX(tn)、Q(tn)Qtn+1=HW(tn)、Q(tn)2.分类：米里型(mealy)：Z是输入变量和状态变量的函数Zi=fiX、Q莫尔型(mori)：Z仅是状态变量的函数 Zi=fiQ3.代数法描述：例1：P162 图4-2-1米里型例2：P163 图4-2-3Z=Q2 莫尔型二.米里型电路的状态表导出电路状态表的步骤：(1)写出各触发器的激励方程及电路的输出方程(2)把激励方程代入触发器的特征方程，导出各触发器的次态方程(3)由输入变量和现态变量计

11、算出次态变量和输 出变量的值，并填入卡诺图。即得电路的状态表(4)由状态表画出状态图例1：P162 图4-2-101/011/110/000/011/001/000/110/0Q2Q1X0100101101Q2n+1Q1n+1/Z001110010/11/01/11/01/00/00/00/0同步可控四进制加/减计数器。Q2Q1X/Z例2.分析如图所示电路“1”00011223ENZCPDQQAB13A B Qn Qn+1 Z 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 10/00/

12、10/11/00/11/01/01/1QAB1000011110Qn+1/Z0111/000/1 00/0 01/1 10/1 01/0 11/1 10/0结论：串行加法器Z是和Q是进位并参与高一位的相加运算三 莫尔型电路得状态表(图)导出电路状态表的步骤同米里型。区别：因为莫尔型的输出与输入无关，仅与状态有关。所以在状态表中将电路的输出单列在状态表的右侧。例：P163 图4-2-3Z=Q2 ABZ000000000011000010001001110101001000101010011010101110111000100100101010101011011011110001011011101

13、110011111111100101101100101110010100110010111Q2Q1AB00000101111110100011ZQ2Q1/ZAB00/010/111/101/0000001,1001,10001100111101,101101,10特点：功能：结论：对输入信号A、B运算的结果Z要滞后一段时间，待CP上升沿到来时才能得到，而不能随着信号的变化立即变化。A、B串行输入，Z是A、B相加的结果，且滞后于一个周期。同一逻辑功能既可用米里型电路又可用莫尔型电路实现，功能上相同，时序关系略有不同。四 功能表描述 实际电路通常比较复杂，输入变量和状态变量也多得多，其逻辑功能往往

14、难以用状态表和状态图来描述，在这种情况下通常用功能表来描述。例：分析P168 图4-2-11所示电路的功能分析：包含6个触发器，有6个状态 5个外部输入C1C2、X1X2X3,2个时钟信号CPA、CPB分成三部分：由CPA控制的A组触发器FF1FF3 CPB控制的B组触发器FF4-FF6 由C1C2控制的门电路控制电路1.C1C2=00 C=0 2.CPA、CPB门电路关闭，A、B触发器保持3.C1C2=10 C=1 X1X2X3在CPA作用下，送FF1-FF3；并在CPB作用 下将原存于A组的数据存入B组2.C1C2=01 C=1 X1X2X3在CPA作用下，送FF1-FF3，B组保持功能表

15、如下:C1 C2 功能 0 0 保持 0 1 数据存入A；B保持 1 0 数据存入A；且B从A取得数据 1 1 A保持；而B从A取得数据4.C1C2=11 C=0 A触发器保持，B组在CPB作用下从A组获取数据 例1.P159 图4-1-211J1KC11J1KC11J1KC1Q0Q1Q2CPFF0FF1FF2五.自启动 我们知道N个触发器，有2n个状态编码，当状态数N2n时，要对剩余的状态进行分析。Q2 Q1 Q0 Q2n+1 Q1n+1 Q0n+1 0 0 0 0 0 0 0 0 0 1 1 0 0 0 1 0 0 0 0 0 1 1 1 0 1 0 0 0 1 0 1 0 0 1 0 1

16、 1 0 1 0 1 0 1 0 1 1 0 1 功能：异步五进制加法计数器，能够自启动。所谓自启动：该电路一旦离开有效序列，在CP作用下仍可自行回到有效序列。111001010100011101110000例2.已知电路如图P169 图4-2-3所示，试导出其状态表和状态图，画出在初态Q1Q2Q3Q4=0000时的波形图，并分析其逻辑功能。1DC11DC11DC1Q0Q1Q2CPFF0FF1FF21DC1FF31Q3z0z1z2z3功能0001001010000100(1)因各个触发器的Q依次轮流出现正脉冲脉宽等于TCP，周期4TCP，故称为四路脉冲分配器或节拍发生器(2)N=4，是移位型的

17、模4计数器。(3)另外12个状态为无效态，均通向有效序列具有自 启动。六.异步信号的处理1.异步输入信号的同步化 P1722.异步握手信号 P173 A发信号 B检测 发送数据 A再检测 读取数据 复位特点：4-3 集成计数器及其应用 计数器是一个十分重要的逻辑器件。如果输入的计数脉冲是秒信号，则可用模60计数器产生分信号，进而产生时、日、年信号；如果在一定的时间间隔内对输入的周期性脉冲信号计数，就可以测出该信号的重复频率。一.集成计数器常用集成计数器 P174 表4-3-1不同点：同步计数异步计数二进制计数BCD计数加减同步预置异步预置同步复位异步复位计数方式：模及码制：计数规律：预置：复位

18、：触发方式：上升沿 下降沿例174163CTRDIV16CRLDCTTCTPCPCOD1D2D3D0Q0Q1Q2Q31432计数方式：同步 上升沿有效；模及码制：模16 二进制8421BCD。加法：0000-1111 当Q3Q2Q1Q0=1111且CTT=1时，产生进位CO，即：CO=CTTQ3Q2Q1Q0波形图见P17574163功能表见P176同步预置：=0且CP Q3Q2Q1Q0=D3D2D1D0 同步复位：=0且CP Q3Q2Q1Q0=0000例274192CTRDIV10CRLDCOD1D2D3D0Q0Q1Q2Q31432BOCPUCPD2+1-G1G2G312计数方式：同步上升沿有

19、效，双时钟。(2)减法：CPU=1且CPD 十进制减法借位低电平有效BO=Q3Q2Q1Q0CPD 异步复位：CR=1 Q3Q2Q1Q0=0000；异步置位：LD=0 Q3Q2Q1Q0=D3D2D1D0(1)加法：CPD=1且CPU 十进制加法，进位低电平有效。CO=Q3Q2Q1Q0CPU 二.任意模值计数器 应用N进制中规模集成器件实现任意模值M(Mn)的计数器。异步：各计数器的级联，前级的某一输出作为后级的时钟。同步：利用关联控制端CTT，CTP方法：例2：用74163构成216加法计数器“1”“1”“1”“1”24*24*24*24例1：用74192构成模为1000的计数器(1)CRCPU

20、CPDQ3Q2Q1Q0D3D0D2D1COBOLD“0”CP+CP-(2)CRCPUCPDQ3Q2Q1Q0D3D0D2D1COBOLD(3)CRCPUCPDQ3Q2Q1Q0D3D0D2D1LD“1”(1)CRCTTCTPQ3Q2Q1Q0COCP(2)CRCTTCTPQ3Q2Q1Q0CO(3)CRCTTCTPQ3Q2Q1Q0CO(4)CRCTTCTPQ3Q2Q1Q0CO10*10*10例3：分析1100 0101 0110 01111011 1010 1001 1000N1=80010 0011 01000110 0101N2=5所以：N=85=40D3D2D1D0CTPCRCP“1”Q3Q2Q

21、1Q0COLD11100D3D2D1D0CTPCR“1”Q3Q2Q1Q0COLD10001CTTCTT四.集成计数器应用举例1.可编程分频器：2.时标电路改变预置控制端和预置数，就可以得到任意模值的计数(即分频比)用多极分频器级联和MUX选通的方法可构成多时标电路P182序列信号是在时钟脉冲作用下产生的一串周期性的二进制信号(1)构成一个模P的计数器，计数器的输出作为数据选择器的地址输入端，其中P是序列长度。4.脉冲分配器3.序列发生器方法：(2)将欲产生的序列按规定的顺序加在数据输入端。利用计数器及译码器构成。如图P1834-4.集成移位寄存器及其应用一.集成移位寄存器SRG4CRM0CPD

22、SRDSLBQAQBQCQDM1DCA功能表见P184M0M1：控制输入端M1M0 0 0 0 1 1 0 1 1保持保持右移左移置数DSR右入、QD右出DSL左入 、QA左出QAQBQCQD=ABCD并入CR:异步复位，低电平有效其中：例1：74194例2.：CD40311SRG643,1D2,1DMCQCPQCPRinDinM3M2C1Rin：循环输入,MC=1，Rin与Q相连，循环移位64位串行移位寄存器串行输入端Din、RinDin：外部输入端，MC=0 移入二.移位型计数器1.环形计数器P186QAQBQCQD=1000功能：实现模为4的计数。(1)N位可以实现模N的计数。1000

23、0101 0010 0001 SRG4CRM0CPDSRDSL0BQAQBQCQDM10D0C1A(1)置数M1M0=11(2)右移DSR=QD M1M0=01特点：(2)电路简单，不需译码器。2.扭环形计数器N位可以实现模2N的计数。0000 1000 1100 11100001 0011 0111 1111DSR=QD特点：SRG4CRM0CPDSRDSL0BQAQBQCQDM10D0C1A1三.串并变换器及并串变换器例1.常有标志位的8位串并变换器(1)清”0”(2)(3)当28个CP后，“0”移入作为交换结束的输出标志，并开始新一轮的变换四.线性移位寄存器用移位寄存器也可以构成信号发生

24、器，结构如图。组合电路移位寄存器Q1Q2Qn-当反馈函数具有如下形式：则该时序电路称为线性反馈移位寄存器LFSR。例1：设原状态QAQBQCQD=1000因为M1M0=01，所以右移M1CRM0DSRDSLQAQBQCQD=1“1”SRG4“0”QAQBQCQD1000110011101111011110110101101011010110001110010100001000011000如图QA：11110101100 10001111(3)长度为2n-1的伪随机序列又称为M(最长)序列。P190 表4-4-3给出了n10的M序列的反馈函数100011110101100 1000分析可知：(1

25、)1和0出现的概率接近相等，故称为伪随机序列。(2)n位移位寄存器所能产生的伪随机序列的长 度为：P2n-1 如果从线性移位寄存器的各输出端同时并行地取出伪随机序列，则构成伪随机信号发生器。4-5.随机访问存储器 由许多触发器或其他记忆元件构成的、用以存储一系列二进制数码的器件。字位。例26个英文字母、每个字母占8位，则存储容量：268写入或读出，通称为访问。分类：ROM：只读存储器。只能从存储器中读出信息，不能写入。RAM：即可读又可写顺序访问存储器(SAM)随机访问存储器(RAM)顺序访问存储器(SAM)FIFO 先进先出FILO 先进后出存储器：存储容量：操作：1.组成44结构图：440

26、-20-10-13-23-13-00-3A0译码器A1W0W1W3W23-3读/写控制I/O3I/O2I/O0I/O1R/WCS一.RAM的组成原理记忆单元、地址译码器、读/写控制电路、输入、输出回路;(数据线、地址线、控制线)2.原理44RAM：4个存储单元，每个存储单元包含4个记忆单元。A1A0地址线：用以选择待访问的存储单元，称为寻址。I/O3I/O1：数据线，双向CS：片选信号R/W：读/写控制信号例：CS=0、R/W=1，当A1A0=10时，字线W2有效，RAM将进行读出操作。ENRAM44A0/3R/W10CSA0A12A/2A0 1 2 3I/O0I/O3逻辑符号：分：一元寻址(

27、直接寻址)、二元寻址例：P193 图4-5-3 161的RAM。3.译码方式高位行译码 低位列译码二元寻址&G4ENI/OR/WCSENG3G2G1存储矩阵及地址译码地址线d(1)CS=0、R/W=0，G1门输出“1”、G3选通、I/O上信息经G3加到d，写入存储单元。(2)CS=0、R/W=1，G4门选通、d经G4被I/O读出。(3)CS=1，G3、G4高阻，RAM与外部I/O隔离。读写控制电路由双向控制器控制。4.读写控制电路二.静态RAM静态RAM：记忆单元为静态记忆单元。1.静态记忆单元选中：S1、S2闭合。di=1则：Q=0、Q=111QG2G1S1S2Qdidi由行选择线控制内部数

28、据线地址线10根：二元寻址方式。A9-A4行译码，产生64根行选择线；A3-A0列译码，产生16根列选择线。I/O3I/O0，4根双向数据总线2.静态2114RAM芯片介绍P195 图4-5-7容量10244，排成6464单元常用的静态RAM芯片，见P195 表4-5-1ENRAM10244A0/1023R/W019CSA0A12A/2A0 1 2 3I/O0I/O3A9三.动态RAM动态RAM：记忆单元为动态记忆单元1.动态记忆单元di内部数据线C：MOS管极间电容，用作存储电容，当C上充有一定量电荷时，状态为1；否则为状态0。由行选择线控制特点：必须定期给电容补充电荷，称为刷新。DRAM与

29、SRAM的比较：(2)主内存常采用DRAM，高速缓存则用SRAM。(1)DRAM的最高容量为SRAM的4倍，但SRAM的速度却比DRAM快5倍以上，且无需刷新。四.RAM扩展与地址译码扩展：字扩展、位扩展1.位扩展 地址线及控制线分别并联在一起，而数据线却分别作为存储信息的高位和低位。方法：例1：10241扩展成10248A0A9 R/W CSR/W(1)A0A9 R/W CSI/O(2)A0A9 R/W CSI/O(8)I/OI/O1I/O2I/O8A9A0CS 地址线、数据线、控制线分别并联在一起，高位地址线作片选信号。例：2568扩展成102482.字扩展方法：256 28 8根地址线

30、1024 210 10根地址线(1)A0.A7R/WCSI/O1.I/O8(2)A0.A7R/WCSI/O1.I/O8(3)A0.A7R/WCSI/O1.I/O8(4)A0.A7R/WCSI/O1.I/O8I/O1I/O8A7A0R/WX/YA8A9Y0Y1Y3Y2例1：32768个存储单元，一次可访问8个单元。问：(1)数据线几根？(2)地址线几根？例2：判下图的存储器的存储容量210=1K3.字、位扩展P199 图-5-11(d)思考题：数据线8根地址线12根A10A12A11CS1 1 0 0 0 0 0 0 0 0 0 0 01 1 0 1 1 1 1 1 1 1 1 1 14-6 应用实例例：数码预置电路 P200 图4-6-1 该电路的功能是：将键盘按键信号变换成2位BCD码，并存储下来，与实际数相比较，控制装填装置的工作状态。