第6章存储器及其接口.ppt

《第6章存储器及其接口.ppt》由会员分享，可在线阅读，更多相关《第6章存储器及其接口.ppt（69页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第6章存储器及其接口 Still waters run deep.流静水深流静水深,人静心深人静心深 Where there is life,there is hope。有生命必有希望。有生命必有希望6.1 存储器的分类与组成n微型计算机的存储结构微型计算机的存储结构n寄存器寄存器位于位于CPU中中n主主存存由由半半导导体体存存储储器器(ROM/RAM)构成构成n辅辅存存指指磁磁盘盘、磁磁带带、磁磁鼓鼓、光光盘盘等等大大容容量量存存储储器，采用磁、光原理工作器，采用磁、光原理工作n高高速速缓缓存存(CACHE)由由静态静态RAM芯片构成芯片构成nP211图图 6.1内内 存存 外外 存存 与与

2、CPU的连接的连接CPU（寄存器）（寄存器）CACHE（高速缓存）（高速缓存）主存（内存）主存（内存）辅存（外存）辅存（外存）26.1.1 半导体存储器的分类n按制造工艺分类按制造工艺分类n双极型：双极型：速度快速度快、集成度低、功耗大、集成度低、功耗大nMOS型：速度慢、集成度高、型：速度慢、集成度高、功耗低功耗低n按使用属性分类按使用属性分类n随机存取存储器随机存取存储器 RAM：可读可写可读可写、断电丢失、断电丢失n只读存储器只读存储器 ROM：只读、断电不丢失只读、断电不丢失详细分类，请看图示详细分类，请看图示3图6.2 半导体存储器的分类半导体半导体存储器存储器只读存储器只读存储器（

3、ROM）随机存取存储器随机存取存储器（RAM）静态静态 RAM（SRAM）动态动态 RAM（DRAM）非易失非易失 RAM（NVRAM）掩膜式掩膜式ROM一次性可编程一次性可编程 ROM（PROM）紫外线擦除可编程紫外线擦除可编程 ROM（EPROM）电擦除可编程电擦除可编程 ROM（EEPROM）4读写存储器RAM类型构成速度集成度应用SRAM触发器快低小容量系统DRAM极间电容慢高大容量系统NVRAM带微型电池快低小容量非易失5只读存储器ROMn掩膜掩膜ROM：信息制作在芯片中，不可更改信息制作在芯片中，不可更改nPROM：允许一次编程，此后不可更改允许一次编程，此后不可更改nEPROM：

4、用用紫紫外外光光擦擦除除，擦擦除除后后可可编编程程；并并允允许用户多次擦除和编程许用户多次擦除和编程nEEPROM（E2PROM）：采采用用加加电电方方法法在在线线进进行擦除和编程，也可多次擦写行擦除和编程，也可多次擦写nFlash Memory（闪闪存存）：能能够够快快速速擦擦写写的的EEPROM，但只能按块（，但只能按块（Block）进行擦除）进行擦除66.1.2 半导体存储器的组成1.存存储储体体由由基基本本存存储储电电路路构构成成，用用来来存存储储信信息息，通通常常排排列列成成矩矩阵阵，其其地地址址线线的的位位数数与与存存储储单单元元的的个数有关个数有关 2n=N。2.地地址址选选择择

5、电电路路根根据据输输入入的的地地址址编编码码来来选选中中芯芯片片内某个特定的存储单元内某个特定的存储单元,分单译码、双译码。分单译码、双译码。3.读读写写电电路路与与控控制制电电路路-包包括括读读写写放放大大器器(处处于于数数据据总总线线和和被被选选中中单单元元之之间间)，数数据据缓缓冲冲电电路路(数数据据输输入入输输出出通通道道)，片片选选控控制制端端CS和和读读写写控控制制逻逻辑辑。P214图图6.4。7地址译码电路译译码码器器A5A4A3A2A1A06301存储单元存储单元64个单元个单元行行译译码码A2A1A0710列译码列译码A3A4A501764个单元个单元单译码结构P245双译码

6、结构p2468SRAM 芯片的内部芯片的内部结构结构Di行行地地址址译译码码列地址译码列地址译码A3A2A1A0A4 A5 A6 A710015151CSOEWE输入缓冲输入缓冲输出输出缓冲缓冲基本存储基本存储单元单元列选通列选通96.2 随机存取存储器RAM6.2.1 静态随机存取存储器静态随机存取存储器1.SRAM基本存储电路基本存储电路102.SRAM的组成113.SRAM的读写过程n1）读读出出：地地址址被被送送到到RAM的的地地址址输输入入端端，经经X、Y译译码码，产产生生行行选选、列列选选信信号号，选选中中单单元元，同同时时读读控控制制信信号号和和片片选选信信号号将将输输出出缓缓冲

7、冲的的三三态态门门打打开开，所所存存信息出现在信息出现在DB上。上。n2）写写入入：同同上上先先选选中中单单元元，同同时时写写信信号号和和片片选选将将打打开输入缓冲三态门，开输入缓冲三态门，DB上的信息被送入单元。上的信息被送入单元。n3）存存储储状状态态：某某单单元元不不被被选选中中，其其基基本本存存储储电电路路与与DB是是隔隔离离的的，DB上上的的信信息息不不会会对对该该单单元元起起作作用用，该单元处于存储状态。该单元处于存储状态。124.SRAM芯片举例n常常用用的的有有2114、2142、6116、6264n6116的存储容量为的存储容量为2K8n24个个引脚：引脚：n11 根地址线根

8、地址线 A10A0n8根数据线根数据线 I/O7I/O0n片选片选 CSn读写读写 WEn输出允许输出允许OEn存储体存储体128 128 P2171 12 23 34 45 56 67 78 89 910101111121224232221201918171615VccA8A9WEOEA10I/O7I/O6I/O5A7A6A5A4A3A2A1A0I/O0功能功能I/O1I/O2GND1314I/O2I/O3I/O413SRAM芯片6264n存储容量为存储容量为 8K8n28个引脚：个引脚：n13 根地址线根地址线 A12A0n8 根数据线根数据线 D7D0n2 根片选根片选 CS1、CS2n

9、读写读写 WE、OEnP218例例功能功能功能功能+5V-WECS2A8A9A11-OEA10-CS1D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND12345678910111213142827262524232221201918171615146.2.2 动态随机存取存储器nDRAM以以MOS管管栅栅极极电电容容是是否否充充有有电电荷荷来来存存储信息。储信息。n基本存储电路有基本存储电路有4管、管、3管和单管等。管和单管等。nP320 3管。管。162）单管动态基本存储电路写入：字选线为写入：字选线为1，T1导通，信息由导通，信息由D存入存入CS。读出：字选

10、线为读出：字选线为1，T1导通，导通，CS上的信上的信息通过息通过T1送到送到D线。线。信息读出后，信息读出后，CS上上的电压下降，要保的电压下降，要保存原信息，必须重存原信息，必须重写，外围电路复杂。写，外围电路复杂。172.动态RAM芯片举例nIntel 2116单单管管动动态态RAM芯芯片片，16K 1，16个引脚。个引脚。n7条条地地址址线线，采采用用分分时时复复用用技技术术，按按行行(RAS)、列列地地址址(CAS)分分2次次引引入入芯芯片片。单单元元选选中中后后WE信号决定是写还是读。信号决定是写还是读。nRAS兼做片选信号。兼做片选信号。nA6A0也用作刷新地址的输入。也用作刷新

11、地址的输入。18DRAM芯片芯片的内部结构 T5T4T3T2T1VDD读出再生读出再生放大电路放大电路列列128列列2DINDOUT列列1行行128行行66行行65行行64行行2行行1I/O缓冲缓冲单管基本单管基本存储单元存储单元读出再生读出再生放大电路放大电路19动态RAMn采采用用行行地地址址和和列列地地址址来来确定一个单元；确定一个单元；n行列地址行列地址分时分时传送，传送，共用一组地址线；共用一组地址线；n地址线的数量仅地址线的数量仅 为同等容量为同等容量SRAM 芯片的一半。芯片的一半。DRAM还还 有有 2164、3764、4164等等行1地0址0 01 0 0 0列地址20DRA

12、M芯片2164n存储容量为存储容量为 64K1n16个个引脚：引脚：n8 根地址线根地址线A7A0n1 根数据输入线根数据输入线DINn1 根数据输出线根数据输出线DOUTn行地址选通行地址选通 RASn列地址选通列地址选通 CASn读写控制读写控制 WEN/CDINWERASA0A2A1VDDVSSCASDOUTA6A3A4A5A712345678161514131211109212164n存储体由存储体由4个个128 128的存储矩阵。的存储矩阵。n7条条行行地地址址产产生生128个个行行选选信信号号，7条条列列地地址址产产生生128个个列列选选信信号号，同同时时加加到到4个个存存储储矩矩

13、阵阵上上，选选中中4个个单单元元，最最后后由由RA7和和CA7选选中中1个个单元进行读写。单元进行读写。nWE为高，读，为高，读，WE为低，写。为低，写。22DRAM 2164的刷新采用采用“仅行地址有效仅行地址有效”方法方法刷新刷新n行行地地址址选选通通RAS有有效效，传传送送行行地地址址，在在4个个存存储储矩阵中都选中矩阵中都选中1行，每次同时刷新行，每次同时刷新512个单元。个单元。n列地址选通列地址选通CAS无效，没有列地址无效，没有列地址n没有数据从芯片中输出，也没有数据输入芯片没有数据从芯片中输出，也没有数据输入芯片n每每隔隔固固定定的的时时间间（约约15uS）DRAM必必须须进进

14、行行一一次次刷刷新新，2毫毫秒秒（128次次）可可将将DRAM全全部部刷刷新新一遍。一遍。23静态RAM的特点特点：特点：n用双稳态触发器存储信息。用双稳态触发器存储信息。n速速度度快快（5ns），不不需需刷刷新新，外外围围电电路路比比较较简简单单，但集成度低（存储容量小，约但集成度低（存储容量小，约1Mbit/片），功耗大。片），功耗大。n在在PC机机中中，SRAM被被广广泛泛地地用用作作高高速速缓缓冲冲存存储储器器Cache。n对对容容量量为为M*N的的SRAM芯芯片片，其其地地址址线线数数=2M（2n=M)；数数据据线线数数=N。反反之之，若若SRAM芯芯片片的的地地址线数为址线数为K，

15、则可以推断其单元数为，则可以推断其单元数为2K个。个。24动态RAM的特点n特点：特点：nDRAM是是靠靠MOS电电路路中中的的栅栅极极电电容容来来存存储储信信息息的的，由由于于电电容容上上的的电电荷荷会会逐逐渐渐泄泄漏漏，需需要要定定时时充充电电以以维维持持存存储储内内容容不不丢丢失失（称称为为动态刷新），所所以以动动态态RAM需需要要设设置置刷新电路，相应外围电路就较为复杂。电路，相应外围电路就较为复杂。n刷新定时间隔一般为几微秒几毫秒刷新定时间隔一般为几微秒几毫秒nDRAM的的特特点点是是集集成成度度高高（存存储储容容量量大大，可可达达1Gbit/片片以上），功耗低，但速度慢（以上），功

16、耗低，但速度慢（10ns左右），需要刷新。左右），需要刷新。nDRAM在在微微机机中中应应用用非非常常广广泛泛，如如微微机机中中的的内内存存条条（主主存存）、显卡上的显示存储器几乎都是用、显卡上的显示存储器几乎都是用DRAM制造的。制造的。256.3 只读存储器(ROM)n6.3.1 只读存储器存储信息的原理和组成只读存储器存储信息的原理和组成nP222 图图6.15 6.16266.3.2 6.3.2 只读存储器的分类只读存储器的分类不可编程掩模不可编程掩模ROM一次性可写一次性可写ROM可读写可读写ROM分分 类类EPROM（紫外线擦除）（紫外线擦除）EEPROM（电擦除）（电擦除）27只

17、读存储器(ROM)位线位线地地址址译译码码A1A0字线字线3字线字线2字线字线1字线字线011100100VDDD0D1D2D3掩膜式掩膜式ROM位位线线字选线字选线熔丝熔丝VCC熔丝式熔丝式PROM 28可擦除的可编程的只读存储器EPROMnEPROM 芯芯片片顶顶部部开开有有一一个个圆圆形形的的石石英英窗窗口口，用于紫外线透过、以擦除芯片中保存的信息用于紫外线透过、以擦除芯片中保存的信息n使使用用专专门门的的编编程程器器（烧烧写写器器）对对EPROM芯芯片进行编程片进行编程n编程后，应贴上不透光的封条编程后，应贴上不透光的封条n出出厂厂时时，每每个个基基本本存存储储单单元元存存储储的的都都

18、是是信信息息“1”，编编程程实实际际上上就就是是将将“0”写写入入某某些些基基本存储单元本存储单元29EPROM的存储结构浮置栅雪崩注入型浮置栅雪崩注入型场效应管场效应管多晶硅多晶硅浮置栅浮置栅漏极漏极D源极源极S-N基底基底SiO2SiO2+字选线字选线位位线线浮置栅场效浮置栅场效应管应管EPROM基本存储结构基本存储结构VCCPP30EPROM芯片2716n存储容量为存储容量为 2K8n24个个引脚：引脚：n11 根地址线根地址线 A10A0n8 根数据线根数据线 DO7DO0n片选片选/编程编程 CE/PGMn读写读写 OEn编程电压编程电压 VPP功能表功能表功能表功能表VDDA8A9

19、VPP-OEA10CE/PGMO7O6O5O4O3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0O0O1O2Vss31EPROM芯片2764n存储容量为存储容量为 8K8n28个个引脚：引脚：n13 根地址线根地址线 A12A0n8 根数据线根数据线 D7D0n片选片选 CEn编程编程 PGMn读写读写 OEn编程电压编程电压 VPP功能表功能表功能表功能表VppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGMNCA8A9A11OEA10CED7D6D5D4D31234567891011121314282726

20、252423222120191817161533EPROM芯片2725612345678910111213141516171819202122232425262728VppA12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CEA10OEA11A9A8A13A14Vcc27256引脚图引脚图A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CE OED7D6D5D4D3D2D1D027256逻辑图逻辑图35电可擦除的可编程序的ROM（EEPROM）n用用加加电电方方法法，进进行行在在线线（无无需需拔拔下下，直直接接在在电路中）擦写（擦除和编程一次完成

21、）电路中）擦写（擦除和编程一次完成）n有字节擦写、块擦写和整片擦写等方法有字节擦写、块擦写和整片擦写等方法n并行并行EEPROM：多位数据线：多位数据线n串行串行EEPROM：1位数据线位数据线36EEPROM芯片2817An存储容量为存储容量为 2K8n28个个引脚：引脚：n11 根地址线根地址线 A10A0n8 根数据线根数据线 I/O7I/O0n片选片选 CEn读写读写 OE、WEn状态输出状态输出 RDY/BUSY功能表功能表功能表功能表NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GNDVccWENCA8A9NCOEA10CEI/O7I/O6I/O5I/O4I/O

22、31234567891011121314282726252423222120191817161537EEPROM芯片2864An存储容量为存储容量为 8K8n28个个引脚：引脚：n13 根地址线根地址线 A12A0n8 根数据线根数据线 I/O7I/O0n片选片选 CEn读写读写 OE、WE功能表功能表功能表功能表VccWENCA8A9A11OEA10CEI/O7I/O6I/O5I/O4I/O3NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GND12345678910111213142827262524232221201918171615396.4 存储器的连接n半导体存储

23、器与半导体存储器与CPU的连接是本章的的连接是本章的重点重点nSRAM、EPROM与与CPU的连接的连接n其其译码方法译码方法同样适合同样适合I/O端口端口416.4.1 位扩充n若芯片的数据线正好若芯片的数据线正好 8 根：根：n一次可从芯片中访问到一次可从芯片中访问到 8 位数据位数据n全部数据线与系统的全部数据线与系统的 8 位数据总线相连位数据总线相连n若芯片的数据线不足若芯片的数据线不足 8 根：根：n一次不能从一个芯片中访问到一次不能从一个芯片中访问到 8 位数据位数据n利用多个芯片扩充数据位（数据宽度）利用多个芯片扩充数据位（数据宽度）n这种扩充方式称这种扩充方式称“位扩充位扩充

24、”42位扩充4K 4A11A0D3D0片选片选D3D0D7D4A11A04K 4A11A0D7D4CECE两片同时选中数据分别提供读写读写432.字扩充n字扩充即存储容量的扩充，采用地址串联。字扩充即存储容量的扩充，采用地址串联。442.字扩充（地址扩充）片选端片选端D7D0A19A10A9A0（2）A9A0D7D0CE（1）A9A0D7D0CE译码器00000000010000000000低位地址线低位地址线高位地址线高位地址线45存储芯片地址线的连接n芯芯片片的的地地址址线线通通常常应应全全部部与与系系统统的低位地址总线相连的低位地址总线相连n寻寻址址时时，这这部部分分地地址址的的译译码码

25、是是在在存存储储芯芯片片内内完完成成的的，我我们们称称为为“片内译码片内译码”46片内译码地址线地址线 A9A0存储芯片存储芯片存储单元存储单元47片内译码000H001H002H3FDH3FEH3FFH000000010010110111101111（16进制表示）进制表示）A9A0片内片内10 位地址译码位地址译码10 位地址的变化：位地址的变化：全全0全全1486.4.2 存储器与CPU的连接n存储芯片存储芯片数据线数据线的处理的处理n存储芯片存储芯片地址线地址线的处理的处理n存储芯片存储芯片片选端片选端的处理的处理n存储芯片存储芯片读写控制线读写控制线的处理的处理49 存储芯片片选端的

26、译码n存存储储系系统统常常需需要要利利用用多多个个存存储储芯芯片片进进行行容容量量的的扩扩充充，也也就就是是扩充存储器的地址范围扩充存储器的地址范围n这种扩充简称为这种扩充简称为“地址扩充地址扩充”或或“字扩充字扩充”n进进行行“地地址址扩扩充充”时时，需需要要利利用用存存储储芯芯片片的的片片选选端端来来对对存存储储芯片（芯片组）芯片（芯片组）进行寻址进行寻址n通通过过存存储储芯芯片片的的片片选选端端与与系系统统的的高高位位地地址址线线相相关关联联来来实实现现对对存储芯片存储芯片（芯片组）（芯片组）的寻址，常用的方法有：的寻址，常用的方法有：n全译码全译码全部全部高位地址线高位地址线与与片选端

27、片选端关联（参与芯片译码）关联（参与芯片译码）n部分译码部分译码部分部分高位地址线高位地址线与与片选端片选端关联（参与芯片译码）关联（参与芯片译码）n线选法线选法某根某根高位地址线高位地址线与与片选端片选端关联（参与芯片译码）关联（参与芯片译码）n片选端常有效片选端常有效无无高位地址线高位地址线与与片选端片选端关联（不参与芯片译码）关联（不参与芯片译码）50片选端常有效A19A15 A14A0 全全0全全1D7D027256EPROMA14A0CE片选端常有效片选端常有效与与A19A15 无关无关51 译码和译码器n译译码码：将将某某个个特特定定的的“编编码码输输入入”翻翻译译为为唯唯一一一一

28、个个“有有效效输输出出”的过程的过程n译码器件：译码器件：n采用采用门电路组合逻辑门电路组合逻辑进行译码进行译码n采用采用集成译码器集成译码器进行译码，常用的器件有：进行译码，常用的器件有：n2-4（4 选选 1）译码器）译码器74LS139n3-8（8 选选 1）译码器）译码器74LS138n4-16（16 选选 1）译码器）译码器74LS154n对芯片的寻址方法：对芯片的寻址方法：n全译码全译码 所有所有系统高位地址线参与对芯片的寻址系统高位地址线参与对芯片的寻址n部分译码部分译码部分部分系统高位地址线参与对芯片的寻址系统高位地址线参与对芯片的寻址n线选译码线选译码用用 1 根根系统的高位

29、地址线选中芯片系统的高位地址线选中芯片n片选端常有效片选端常有效无无系统的高位地址线据参与对芯片的寻址系统的高位地址线据参与对芯片的寻址52全译码n所所有有的的系系统统地地址址线线均均参参与与对对存存储储单单元元的的译译码码寻址寻址n包包括括低低位位地地址址线线对对芯芯片片内内各各存存储储单单元元的的译译码码寻寻址址（片片内内译译码码），高高位位地地址址线线对对存存储储芯芯片片的译码寻址（片选译码）的译码寻址（片选译码）n采采用用全全译译码码，每每个个存存储储单单元元的的地地址址都都是是唯唯一一的的，不存在地址重复，不存在地址重复n译码电路可能比较复杂、连线也较多译码电路可能比较复杂、连线也较

30、多示例示例示例示例55全译码示例A19A18A17A15 A14A13A16CBAE3138 A12A0CEY6E2E1IO/M2764请看地址分析请看地址分析561C000H1DFFFH全全0全全10 0 0 1 1 1 00 0 0 1 1 1 0地址范围地址范围A12A0A19A18A17A16A15A14 A13全译码示例地址分析57 部分译码n只只有有部部分分（高高位位）地地址址线线参参与与对对存存储芯片的译码储芯片的译码n每每个个存存储储单单元元将将对对应应多多个个地地址址（地地址重复），需要选取一个可用地址址重复），需要选取一个可用地址n可简化译码电路的设计可简化译码电路的设计n

31、但系统的部分地址空间将被浪费但系统的部分地址空间将被浪费示例示例示例示例58部分译码示例138A17 A16A11A0A14 A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCECECECEY0Y1Y2Y3请看地址分析请看地址分析59部分译码示例地址分析1234芯片芯片10101010A19 A1520000H20FFFH21000H21FFFH22000H22FFFH23000H23FFFH全全0全全1全全0全全1全全0全全1全全0全全1000001010011一个可用地址一个可用地址A11A0A14 A1260线选译码n只只用用少少数数几几根根

32、高高位位地地址址线线进进行行芯芯片片的的译译码，且每根负责选中一个芯片（组）码，且每根负责选中一个芯片（组）n虽构成简单，但地址空间严重浪费虽构成简单，但地址空间严重浪费n必然会出现地址重复必然会出现地址重复n一个存储地址会对应多个存储单元一个存储地址会对应多个存储单元n多个存储单元共用的存储地址不应使用多个存储单元共用的存储地址不应使用示例示例示例示例61线选译码示例A14A12A0A13(1)2764(2)2764 CECE请看地址分析请看地址分析62线选译码示例地址分析12芯芯片片A19 A1504000H05FFFH02000H03FFFH全全0全全1全全0全全11 00 1一个可用地

33、址一个可用地址A12A0A14 A13切记：切记：A14 A13“00”的情况不能出现，的情况不能出现，此时此时 00000H01FFFH 的地址将不能使用的地址将不能使用63片选端译码小结n存存储储芯芯片片的的片片选选控控制制端端可可以以被被看看作作是是一一根根最高位地址线最高位地址线n在在系系统统中中，主主要要与与地地址址发发生生联联系系：包包括括地地址址空空间间的的选选择择（接接系系统统的的IO/-M信信号号）和和高高位位地地址址的的译译码码选选择择（与与系系统统的的高高位位地地址址线相关联）线相关联）n对对一一些些存存储储芯芯片片通通过过片片选选无无效效可可关关闭闭内内部部的输出驱动机

34、制，起到降低功耗的作用的输出驱动机制，起到降低功耗的作用644.存储芯片的读写控制n芯片芯片OE与系统的读命令线相连与系统的读命令线相连n当当芯芯片片被被选选中中、且且读读命命令令有有效效时时，存存储储芯片将开放并驱动数据到总线芯片将开放并驱动数据到总线n芯片芯片WE与系统的写命令线相连与系统的写命令线相连n当当芯芯片片被被选选中中、且且写写命命令令有有效效时时，允允许许总线数据写入存储芯片总线数据写入存储芯片65综合举例一个综合性例子一个综合性例子(最大组态最大组态)-CS1 A12 OE CS26264A11A0 WE138CBAY0Y1Y2E3E2E3+5VA17A16A11A0D7D0

35、A12A15A14A13MEMRMEMW+5VCS2 CS1 A12 OED7D0D7D06264A11A0 WE CE OE 2732A11A0 D7D0 CE OE 2732A11A0 D7D0请进行地址分析请进行地址分析66综合举例地址分析0 0 00 0 10 1 00 1 0A15 A1300000H01FFFH02000H03FFFH04000H04FFFH05000H05FFFH一个可用地址一个可用地址XX 00XX 00XX 00XX 00A19 A166264-16264-22732-12732-2芯片芯片全全0全全1全全0全全1A12 A11 A0全全0全全1全全0全全10

36、18选选1译码译码2选选1译码译码通过与门组合通过与门组合这这2个译码输出信号个译码输出信号676.4.3 存储器与CPU连接应注意的问题n1.CPU总总线线的的负负载载能能力力。CPU外外部部总总线线的的负负载载能能力力可可带带一一个个标标准准TTL负负载载，连连接接的的存存储储器器芯芯片片较较多多时时，应增加总线驱动能力，常用缓冲器或总线驱动器。应增加总线驱动能力，常用缓冲器或总线驱动器。n2.各种信号的配合与连接。各种信号的配合与连接。数数据据线线:存存储储器器芯芯片片的的数数据据入入、出出线线分分开开的的芯芯片片需需在在加加三态门三态门,才和才和DB连接连接.地地址址线线:对对动动态态

37、RAM，在在CPU和和存存储储器器之之间间加加多多路路开开关，将地址的行列（高位与低位）分别送存储器。关，将地址的行列（高位与低位）分别送存储器。控制线：需注意电平的配合。控制线：需注意电平的配合。n3.CPU的时序与存储器速度配合。的时序与存储器速度配合。n4.存储器的地址分配及片选信号的产生。存储器的地址分配及片选信号的产生。68第6章教学要求1.掌握半导体存储器的分类，了解应用特点；掌握半导体存储器的分类，了解应用特点；2.熟悉半导体存储器芯片的结构；熟悉半导体存储器芯片的结构；3.了了解解SRAM 6116、DRAM 2116、EPROM 2716、EEPROM 2817A的引脚功能；的引脚功能；4.理理解解SRAM读读写写原原理理、DRAM读读写写和和刷刷新新原原理、理、EPROM和和EEPROM工作方式工作方式5.掌掌握握存存储储芯芯片片与与CPU连连接接的的方方法法，特特别别是是片片选端的处理选端的处理；6.了了解解存存储储芯芯片片与与CPU连连接接的的总总线线驱驱动动和和时时序序配合问题。配合问题。7.本章本章6.5 6.6 6.7为常识，自学为常识，自学 69