等精度频率计.ppt

《等精度频率计.ppt》由会员分享，可在线阅读，更多相关《等精度频率计.ppt（145页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 等精度频率计 Still waters run deep.流静水深流静水深,人静心深人静心深 Where there is life,there is hope。有生命必有希望。有生命必有希望第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 13.1 系统设计要求系统设计要求 基于传统测频原理的频率计的测量精度将随被测信号频率的下降而降低，在实用中有较大的局限性，而等精度频率计不但具有较高的测量精度，而且在整个测频区域内保持恒定的测试精度。本系统设计的基本指标如下：第第1313章章 等精度数字

2、频率计的等精度数字频率计的设计与分析设计与分析 (1)对于频率测试功能，测频范围为0.1Hz70MHz；对于测频精度，测频全域相对误差恒为百万分之一。(2)对于周期测试功能，信号测试范围与精度要求与测频功能相同。(3)对于脉宽测试功能，测试范围为0.1s1s，测试精度为0.01s。(4)对于占空比测试功能，测试精度为1%99%。第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 13.2 系统设计方案系统设计方案13.2.1系统设计方案选择根据频率计的设计要求，我们可将整个电路系统划分为几个基本模块，如图13.1所示。各模块的实现均有几种不同的设计方案。第第1313章章

3、 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 图13.1频率计组成模块框图第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 1频率测量模块(1)直接测频法：把被测频率信号经脉冲整形电路处理后加到闸门的一个输入端，只有在闸门开通时间T(以秒计)内，被计数的脉冲送到十进制计数器进行计数。(2)组合测频法：是指在高频时采用直接测频法，低频时采用直接测量周期法测信号的周期，然后换算成频率。第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 (3)倍频法：是指把频率测量范围分成多个频段，使用倍频技术，根据频段设置倍频系数，将经整形的低频信号

4、进行倍频后再进行测量，对高频段则直接进行测量。倍频法较难实现。(4)等精度测频法：其实现方式可用图13.2来说明。第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 (13.1)由此可推得(13.2)第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 图13.2等精度测频法原理框图第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 若所测频率值为fx，其真实值为fxe，标准频率为fs，一次测量中，由于fx计数的起停时间都是由该信号的上跳沿触发的，因此在Tpr时间内对fx的计数Nx无误差，在此时间内的计数Ns最多相差一个脉冲

5、，即et1，则下式成立：(13.3)(13.4)第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 可分别推得(13.5)(13.6)根据相对误差的公式有(13.7)第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 经整理可得到(13.8)因et1，故et/Ns1/Ns，即Ns=Tprfs(13.9)第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 2周期测量模块(1)直接周期测量法：用被测信号经放大整形后形成的方波信号直接控制计数门控电路，使主门开放时间等于信号周期Tx，时标为Ts的脉冲在主门开放时间进入计数器。设在

6、Tx期间计数值为N，可以根据以下公式来算得被测信号周期：Tx=NTs(13.10)经误差分析，可得结论：用该测量法测量时，被测信号的频率越高，测量误差越大。第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 (2)等精度周期测量法：该方法在测量电路和测量精度上与等精度频率测量完全相同，只是在进行计算时公式不同，用周期1/T代换频率f即可，其计算公式为Tx=(13.11)第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 3脉宽测量模块在进行脉冲宽度测量时，首先经信号处理电路进行处理，限制只有信号的50%幅度及其以上部分才能输入数字测量部分。脉冲边

7、沿被处理得非常陡峭，然后送入测量计数器进行测量。测量电路在检测到脉冲信号的上升沿时打开计数器，在下降沿时关闭计数器，设脉冲宽度为Twx，计算公式为Twx=(13.12)第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 4占空比测量模块测一次脉冲信号的脉宽，记录其值为Twx1，然后将信号反相，再测一次脉宽并记录其值为Twx2，通过下式计算占空比：占空比=100%5标准频率发生电路本模块采用高频率稳定度和高精度的晶振作为标准频率发生器。第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 13.2.2系统总体设计方案等精度数字频率计涉及到的计算包括加

8、、减、乘、除，耗用的资源比较大，用一般中小规模CPLD/FPGA芯片难以实现。因此，我们选择单片机和CPLD/FPGA的结合来实现。电路系统原理框图如图13.3所示，其中单片机完成整个测量电路的测试控制、数据处理和显示输出；CPLD/FPGA完成各种测试功能；键盘信号由AT89C51单片机进行处理，它从CPLD/FPGA读回计数数据并进行运算，向显示电路输出测量结果；显示器电路采用七段LED动态显示，由8个芯片74LS164分别驱动数码管。第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 图13.3等精度数字频率计电路系统原理框图第第1313章章 等精度数字频率计的等

9、精度数字频率计的设计与分析设计与分析 系统的基本工作方式如下：(1)P0口是单片机与FPGA的数据传送通信口，P1口用于键盘扫描，实现各测试功能的转换；P2口为双向控制口。P3口为LED的串行显示控制口。系统设置5个功能键：占空比、脉宽、周期、频率和复位。(2)7个LED数码管组成测量数据显示器，另一个独立的数码管用于状态显示。(3)BCLK为测频标准频率50MHz信号输入端，由晶体振荡源电路提供。(4)待测信号经放大整形后输入CPLD/FPGA的TCLK。第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 13.2.3CPLD/FPGA测频专用模块的VHDL程序设计利

10、用VHDL设计的测频模块逻辑结构如图13.4所示，其中有关的接口信号规定如下：(1)TF(P2.7)：TF=0时等精度测频；TF=1时测脉宽。(2)CLR/TRIG(P2.6)：当TF=0时系统全清零功能；当TF=1时CLRTRIG的上跳沿将启动CNT2，进行脉宽测试计数。(3)ENDD(P2.4)：脉 宽 计 数 结 束 状 态 信 号，ENDD=1计数结束。第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 (4)CHOICE(P3.2)：自校/测频选择，CHOICE=1测频；CHOICE=0自校。(5)START(P2.5)：当TF=0时，作为预置门闸，门宽可通过

11、键盘由单片机控制，START=1时预置门开；当TF=1时，START有第二功能，此时，当START=0时测负脉宽，当START=1时测正脉宽。利用此功能可分别获得脉宽和占空比数据。(6)EEND(P2.3)：等精度测频计数结束状态信号，EEND=0时计数结束。(7)SEL2.0(P2.2，P2.1，P2.0)：计数值读出选通控制。第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 图13.4测频模块逻辑图第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 1测频/测周期的实现(1)令TF=0，选择等精度测频，然后在CONTRL的CLR端加一正脉冲

12、信号以完成测试电路状态的初始化。(2)由预置门控信号将CONTRL的START端置高电平，预置门开始定时，此时由被测信号的上沿打开计数器CNT1进行计数，同时使标准频率信号进入计数器CNT2。第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 (3)预置门定时结束信号把CONTRL的START端置为低电平(由单片机来完成)，在被测信号的下一个脉冲的上沿到来时，CNT1停止计数，同时关断CNT2对fs的计数。(4)计数结束后，CONTRL的EEND端将输出低电平来指示测量计数结束，单片机得到此信号后，即可利用ADRC(P2.2)、ADRB(P2.1)、ADRA(P2.0)

13、分别读回CNT1和CNT2的计数值，并根据等精度测量公式进行运算，计算出被测信号的频率或周期值。第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 2控制部件设计如图13.5所示，当D触发器的输入端START为高电平时，若FIN端来一个上升沿，则Q端变为高电平，导通FINCLK1和FSDCLK2，同时EEND被置为高电平作为标志；当D触发器的输入端START为低电平时，若 FIN端 输 入 一 个 脉 冲 上 沿，则 FINCLK1与FSDCLK2的信号通道被切断。第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 图13.5测频与测周期控制部分

14、电路第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 3计数部件设计图13.4中的计数器CNT1/CNT2是32位二进制计数器，通过DSEL模块的控制，单片机可分4次将其32位数据全部读出。4脉冲宽度测量和占空比测量模块设计根 据 上 述 脉 宽 测 量 原 理，设 计 如 图13.6(CONTRL2)所示的电路原理示意图。第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 图13.6脉冲宽度测量原理图第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 测量脉冲宽度的工作步骤如下：(1)向CONTRL2的CLR端送一个脉

15、冲以便进行电路的工作状态初始化。(2)将GATE的CNL端置高电平，表示开始脉冲宽度测量，这时CNT2的输入信号为FSD。(3)在被测脉冲的上沿到来时，CONTRL2的PUL端输出高电平，标准频率信号进入计数器CNT2。第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 (4)在被测脉冲的下沿到来时，CONTRL2的PUL端输出低电平，计数器CNT2被关断。(5)由单片机读出计数器CNT2的结果，并通过上述测量原理公式计算出脉冲宽度。CONTRL2子模块的主要特点是：电路的设计保证了只有CONTRL2被初始化后才能工作，否则PUL输出始终为零。第第1313章章 等精度数

16、字频率计的等精度数字频率计的设计与分析设计与分析 只有在先检测到上沿后PUL才为高电平，然后在检测到下沿时，PUL输出为低电平；ENDD输出高电平以便通知单片机测量计数已经结束；如果先检测到下沿，PUL并无变化；在检测到上沿并紧接一个下沿后，CONTRL2不再发生变化直到下一个初始化信号到来。占空比的测量方法是通过测量脉冲宽度记录CNT2的计数值N1，然后将输入信号反相，再测量脉冲宽度，测得CNT2计数值N2则可以计算出：占空比100%(13.14)第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 13.2.4单片机控制与运算程序的设计主要单片机控制与运算程序流程图如

17、图13.7图13.14所示。第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 图13.7主程序流程图第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 图13.8显示子程序流程图第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 图13.9频率、周期计数子程序流程图第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 图13.10键扫子程序流程图第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 图13.11测周期子程序流程图第第1313章章 等精度数字频率计的等精度数字频率

18、计的设计与分析设计与分析 图13.12测频率子程序流程图第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 图13.13测脉宽子程序流程图第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 图13.14脉宽、占空比计数子程序流程图第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 13.3 主要主要VHDL和单片机源程序和单片机源程序 13.3.1主要VHDL源程序-频率计测试模块DJDPLJ.VHDLIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIG

19、NED.ALL;ENTITYDJDPLJISPORT(CHEKF,FINPUT,CHOICE:INSTD_LOGIC;START,CLRTRIG,FSTD,TF:INSTD_LOGIC;第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 SEL:INSTD_LOGIC_VECTOR(2DOWNTO0);OO:OUTSTD_LOGIC_VECTOR(7DOWNTO0);EEND:OUTSTD_LOGIC;-CPBZENDD:OUTSTD_LOGIC;ENDENTITYDJDPLJ;ARCHITECTUREARTOFDJDPLJISCOMPONENTFINISPORT(CH

20、KF,FIN,CHOIS:INSTD_LOGIC;FOUT:OUTSTD_LOGIC);第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 ENDCOMPONENTFIN;COMPONENTCONTRLISPORT(FIN,START,CLR,FSD:INSTD_LOGIC;CLK1,EEND,CLK2,CLRC:OUTSTD_LOGIC);ENDCOMPONENTCONTRL;COMPONENTCNTISPORT(CLK,CLR:INSTD_LOGIC;Q:OUTSTD_LOGIC_VECTOR(31DOWNTO0);第第1313章章 等精度数字频率计的等精度数字频率

21、计的设计与分析设计与分析 ENDCOMPONENTCNT;COMPONENTCONTRL2ISPORT(FIN,START,CLR:INSTD_LOGIC;ENDD,PUL:OUTSTD_LOGIC);ENDCOMPONENTCONTRL2;COMPONENTGATEISPORT(CLK2,FSD,CNL,PUL:INSTD_LOGIC;CLKOUT:OUTSTD_LOGIC);第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 ENDCOMPONENTGATE;SIGNALINCLK:STD_LOGIC;SIGNALFOUT,CLRC:STD_LOGIC;SIGNAL

22、CLK1,CLK2,CLKOUT,PUL:STD_LOGIC;SIGNALQ1,Q2:STD_LOGIC_VECTOR(31DOWNTO0);BEGINOO=Q1(7DOWNTO0)WHENSEL=000ELSEQ1(15DOWNTO8)WHENSEL=001ELSEQ1(23DOWNTO16)WHENSEL=010ELSE第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 Q1(31DOWNTO24)WHENSEL=011ELSEQ2(7DOWNTO0)WHENSEL=100ELSEQ2(15DOWNTO8)WHENSEL=101ELSEQ2(23DOWNTO16)W

23、HENSEL=110ELSEQ2(31DOWNTO24)WHENSEL=111ELSE00000000;FENPIN:PROCESS(FSTD)ISBEGINIFFSTDEVENTANDFSTD=1THENINCLKCHEKF,FIN=FINPUT,CHOIS=CHOICE,FOUT=FOUT);CON:CONTRL PORT MAP(FIN=FOUT,START=START,CLR=CLRTRIG,FSD=INCLK,CLK1=CLK1,EEND=EEND,CLK2=CLK2,CLRC=CLRC);CONT1:CNTPORTMAP(CLK=CLK1,CLR=CLRC,Q=Q1);第第1313

24、章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 CONT2:CNTPORTMAP(CLK=CLKOUT,CLR=CLRC,Q=Q2);CON2:CONTRL2 PORT MAP(FIN=FOUT,START=START,CLR=CLRC,PUL=PUL,ENDD=ENDD);GATE1:GATEPORTMAP(CLK2=CLK2,FSD=INCLK,CNL=TF,PUL=PUL,CLKOUT=CLKOUT);ENDARCHITECTUREART;第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 -计数模块CNT.VHDLIBRARYIEEE;USEIE

25、EE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYCNTISPORT(CLK,CLR:INSTD_LOGIC;Q:OUTSTD_LOGIC_VECTOR(31DOWNTO0);ENDENTITYCNT;ARCHITECTUREARTOFCNTIS第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 SIGNALCNT:STD_LOGIC_VECTOR(31DOWNTO0);BEGINPROCESS(CLK,CLR)ISBEGINIFCLR=1THENCNT=000000000000000000000000

26、00000000;ELSIFCLKEVENTANDCLK=1THENCNT=CNT+1;ENDIF;ENDPROCESS;Q=CNT;ENDARCHITECTUREART;第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 -测频、周期控制模块CONTRL.VHDLIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYCONTRLISPORT(FIN,START,CLR,FSD:INSTD_LOGIC;CLK1,EEND,CLK2,CLRC:OUTSTD_LOGIC);ENDENTITYCONTRL;ARCHITECTUREARTOFC

27、ONTRLISSIGNALQQ1:STD_LOGIC;BEGINPROCESS(FIN,CLR,START)IS第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 BEGINIFCLR=1THENQQ1=0;ELSIFFINEVENTANDFIN=1THENQQ1=START;ENDIF;ENDPROCESS;CLRC=CLR;EEND=QQ1;CLK1=FINANDQQ1;CLK2=FSDANDQQ1;ENDARCHITECTUREART;-测脉宽、占空比控制模块CONTRL2.VHDLIBRARYIEEE;第第1313章章 等精度数字频率计的等精度数字频率计的设计与

28、分析设计与分析 USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYCONTRL2ISPORT(FIN,START,CLR:INSTD_LOGIC;ENDD,PUL:OUTSTD_LOGIC);ENDENTITYCONTRL2;ARCHITECTUREARTOFCONTRL2ISSIGNALQQ:STD_LOGIC_VECTOR(3DOWNTO1);SIGNALA0,B0,C0,F2:STD_LOGIC;SIGNALS:STD_LOGIC_VECTOR(1DOWNTO0);第第1313章章 等精度数字频率计的等精度数字

29、频率计的设计与分析设计与分析 BEGINS(0)=QQ(3);S(1)=QQ(2);PROCESS(START,S)ISBEGINIFSTART=1THENF2=FIN;ELSEF2=NOTFIN;ENDIF;IFS=2THENPUL=1;ELSEPUL=0;ENDIF;IFS=3THENENDD=1;ELSEENDD=0;第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 ENDIF;ENDPROCESS;A0=F2ANDQQ(1);B0=NOTA0;C0=NOTF2;PROCESS(C0,CLR)ISBEGINIFCLR=1THENQQ(1)=0;ELSIFC0EV

30、ENTANDC0=1THENQQ(1)=1;ENDIF;ENDPROCESS;第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 PROCESS(A0,CLR)ISBEGINIFCLR=1THENQQ(2)=0;ELSIFA0EVENTANDA0=1THENQQ(2)=1;ENDIF;ENDPROCESS;PROCESS(B0,CLR)ISBEGINIFCLR=1THENQQ(3)=0;ELSIFB0EVENTANDB0=1THENQQ(3)=1;ENDIF;ENDPROCESS;ENDARCHITECTUREART;第第1313章章 等精度数字频率计的等精度数字频率计

31、的设计与分析设计与分析 -自校/测试频率选择模块FIN.VHDLIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYFINISPORT(CHKF,FIN,CHOIS:INSTD_LOGIC;FOUT:OUTSTD_LOGIC);ENDENTITYFIN;ARCHITECTURERTLOFFINISBEGINFOUT=(FINANDCHOIS)OR(CHKFANDNOTCHOIS);ENDARCHITECTURERTL;第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 -计数器二频率切换模块GATE.VHDLIBRARYIEEE;US

32、EIEEE.STD_LOGIC_1164.ALL;ENTITYGATEISPORT(CLK2,FSD,CNL,PUL:INSTD_LOGIC;CLKOUT:OUTSTD_LOGIC);ENDENTITYGATE;ARCHITECTUREARTOFGATEISBEGINPROCESS(CLK2,PUL,FSD,CNL)IS第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 BEGINIFCNL=0THENCLKOUT=CLK2;ELSECLKOUT=PULANDFSD;ENDIF;ENDPROCESS;ENDARCHITECTUREART;第第1313章章 等精度数字频率

33、计的等精度数字频率计的设计与分析设计与分析 13.3.2单片机源程序LED8EQU7FHLED7EQU7EHLED6EQU7DHLED5EQU7CHLED4EQU7BHLED3EQU7AHLED2EQU79HLED1EQU78HTF BITP2.7CLRTRIGBITP2.6第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 STARTBITP2.5ENDDBITP2.4EENDBITP2.3ADRCBITP2.2ADRBBITP2.1ADRABITP2.0CHOICEBITP3.2SB1 BITP1.0;TEST频率SB2 BITP1.1;TEST周期SB3 BITP

34、1.2;TEST脉宽SB4 BITP1.3;TEST占空比SB5 BITP1.4;RET第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 AD0EQU30HAD1EQU31HAD2EQU32HAD3EQU33HAD4EQU34HAD5EQU35HAD6EQU36HADAEQU4FHADBEQU5FHADCEQU4DHADEEQU5DHKEYNUMEQU29HINT_R1EQU46H第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 INT_R0EQU47HINT_R2EQU48H;主程序ORG0000HLJMPMAINORG0030HMAIN:

35、CLEAR:MOVR0,#00HMOVR1,#128MOVA,#00H第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 L1:MOVR0,AINCR0DJNZR1,L1MOVSP,#60HMOVP2,#00H;控制信号初始化为0SETBCHOICELCALLNL0;7个数码管熄灭MOVLED8,#13H;开始显示“P.”MOVLED7,#0CFH第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 DIR:LCALLDISP;调显示子程序KKE1:LCALLKKEYII;调键扫子程序KK0:CJNEA,#00H,KK1KKK0:LCALLTEST

36、F;调用测频子程序LCALLKKEYILCALLDELAYLCALLDELAYJB28H.4,KK0SJMPKKK0KK1:CJNEA,#01H,KK2第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 KKKK1:SETB28H.1LCALLTESTT;调测周期子程序CLR28H.1LCALLKKEYIJB28H.4,KK0SJMPKKKK1KK2:CJNEA,#02H,KK3第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 KKKK2:SETB28H.2LCALLTESPW;调用测脉宽子程序CLR28H.2LCALLKKEYIJB28H.4

37、,KK0SJMPKKKK2KK3:CJNEA,#03H,KK4第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 KKKK3:SETB28H.2CLR28H.1LCALLTESZKB;调用测占空比子程序CLR28H.2LCALLKKEYIJB28H.4,KK0SJMPKKKK3KK4:SJMPKKE1;测频子程序第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 TESTF:;测频LCALLFTJS;控制测试计数程序IF1=8MOVR1,#3FH;另存Ns和NxMOVR0,#LED8MOVR2,#08HMML1:MOVA,R0MOVR1,ADEC

38、R1DECR0DJNZR2,MML1第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 ENDIFMOV4CH,#01H;标准频率值fs=25MHz，高位MOV4DH,#7DHMOV4EH,#78HMOV4FH,#40HMOVR0,#LED1;Nx=(5FH5CH)MOVR1,#ADBMOVR3,#04H第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 TFL0:MOVA,R0MOVR1,ADECR1INCR0DJNZR3,TFL0LCALLMULNM;(4CH4D,4E,4FH)(5C5D,5E,5FH)=(57H5FH);fsNx第第131

39、3章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 IF1=3;乘法未经处理送显缓MOVR0,#5FHMOVR1,#LED1MOVR2,#07HLLL3:MOVA,R0MOVR1,ADECR0INCR1DJNZR2,LLL3第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 ENDIF;除法运算参数传递MOVR0,#5FH;先送乘法结果到4F4AHMOVR1,#4FHMOVR2,#08HTFL1:MOVA,R0MOVR1,ADECR0DECR1DJNZR2,TFL1MOVR0,#LED5;Ns送5FH57H中MOVR1,#5FHMOVR3,#04H第第13

40、13章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 TFL2:MOVA,R0MOVR1,ADECR1INCR0DJNZR3,TFL2LCALLDIVD1;(4A,4B,4C,4D,4E,4FH)/(5D,5E,5FH)=(4D,4E,4FH);(fsNx)/Ns=fxMOV22H,4DH;高位,计算结果fx第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 MOV21H,4EHMOV20H,4FHJB28H.1,NEXT3LCALLHEXBCD2;待显示数据转换为BCD码放于7E77H共8个单元MOVLED8,#0FH;“F”LCALLDISP;显示NE

41、XT3:RET;周期测试子程序第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 TESTT:;测周期LCALLTESTFMOVR0,#4FHMOVR1,#5FHMOVR2,#04HTETL1:MOVA,R0MOVR1,ADECR0DECR1DJNZR2,TETL1MOV48H,#00H第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 MOV49H,#00HMOV4AH,#00HMOV4BH,#00HMOV4CH,#00H;*(1000)DMOV4DH,#0FHMOV4EH,#42HMOV4FH,#40H;除法运算参数传递LCALLDIVD1;

42、(4A,4B,4C,4D,4E,4FH)/(5D,5E)MOV22H,4DH;高位第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 MOV21H,4EHMOV20H,4FHLCALLHEXBCD2;待显示数据转换为BCD码放于7E77H共8个单元MOVLED8,#10H;“P”LCALLDISP;显示RET;频率周期测试计数子程序第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 FTJS:;频率周期测试计数子程序SETBCHOICESETBCLRTRIG;计数器清零CLRCLRTRIGSETBSTART;打开预置门LCALLT1SLCALLT

43、1SLCALLT1SLCALLT1S第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 LCALLT1SLCALLT1SLCALLT1SLCALLT1SCLRSTARTFL0:JBEEND,FL0;等待计数;中断延时结束，即计数完MOVR0,#LED1;读入数据最低位缓冲单元MOVR3,#08H;读8次P0口第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 FL1:MOVA,P0MOVR0,AINCR0MOVA,P2INCA;指向CPLD/FPGA下一个数据ADRC、ADRB、ADRAMOVP2,ADJNZR3,FL1MOVP2,#00HRET

44、第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 T1S:MOVINT_R1,#0FFHTSM3:MOVINT_R0,#0FFHTSM4:DJNZINT_R0,TSM4DJNZINT_R1,TSM3RET;测脉宽子程序TESPW:第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 MOVR4,#02HLCALLPWZJSMOVR0,#3FH;+MOVR1,#4FHMOVR2,#04HTEL2:MOVA,R0MOVR1,ADECR0DECR1DJNZR2,TEL2第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 MOV4

45、BH,#00HMOV4AH,#00HMOV49H,#00HMOV48H,#00HMOV5CH,#00H;标准频率值fs=25MHz，高位MOV5DH,#00HMOV5EH,#00HMOV5FH,#19HLCALLDIVD1MOV22H,4DH;高位第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 MOV21H,4EHMOV20H,4FHLCALLHEXBCD2;待显示数据转换为BCD码放于7E77H共8个单元MOVLED8,#0AH;“A”LCALLDISP;显示RET;测占空比子程序第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 TESZ

46、KB:MOVR4,#02HTEL1:LCALLPWZJSDJNZR4,TEL1SETB28H.2MOVR0,#3FH;+MOVR1,#4FHMOVR2,#04HTEL4:MOVA,R0第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 MOVR1,ADECR0DECR1DJNZR2,TEL4MOVR0,#57HMOVR1,#5FHMOVR2,#04HTEL3:MOVA,R0MOVR1,A第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 DECR0DECR1DJNZR2,TEL3LCALLADDMBMOVR0,#5FHMOVR1,#3FHMOVR

47、2,#04HTEL7:MOVA,R0MOVR1,ADECR0第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 DECR1DJNZR2,TEL7MOV5CH,#00HMOV5DH,#00HMOV5EH,#03HMOV5FH,#0E8HLCALLMULNMMOVR0,#5FHMOVR1,#4FHMOVR2,#04H第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 TEL5:MOVA,R0MOVR1,ADECR0DECR1DJNZR2,TEL5MOVR0,#3FHMOVR1,#5FHMOVR2,#04H第第1313章章 等精度数字频率计的等精度数字

48、频率计的设计与分析设计与分析 TEL8:MOVA,R0MOVR1,ADECR0DECR1DJNZR2,TEL8MOV48H,#00HMOV49H,#00HMOV4AH,#00HMOV4BH,#00HLCALLDIVD1MOV22H,4DH;高位第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 MOV21H,4EHMOV20H,4FHLCALLHEXBCD2;待显示数据转换为BCD码放于7E77H共8个单元MOVLED8,#0BH;“B”LCALLDISP;显示RET;脉宽/占空比测量计数子程序第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析

49、PWZJS:SETBP2.2 SETBCHOICE;P3.2 SETBTF JNB28H.2,PWL1SETBSTARTCLR28H.2LJMPPWL2PWL1:CLRSTART第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 PWL2:SETBCLRTRIGCLRCLRTRIG;P2.6MOVR1,#0FH;延时PWL3:LCALLT1SDJNZR1,PWL3PL0:JNBP3.3,PL0;P2.4MOVA,R4CJNEA,#02,PL2第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 MOVR0,#3FH;读入数据最低位缓冲单元MOVR3

50、,#04H;读8次P0口PL1:MOVA,P0MOVR0,ADECR0MOVA,P2INCA;指向CPLD/FPGA下一个数据MOVP2,ADJNZR3,PL1LJMPNEXT6第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 PL2:MOVR0,#57H;读入数据最低位缓冲单元MOVR3,#04H;读8次P0口PL3:MOVA,P0MOVR0,ADECR0MOVA,P2INCA;指向CPLD/FPGA下一个数据MOVP2,ADJNZR3,PL3第第1313章章 等精度数字频率计的等精度数字频率计的设计与分析设计与分析 LOPP1:MOVR0,A INCR0 DJNZ