数字电路课程设计数字电子钟(共8页).doc
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_05.gif)
《数字电路课程设计数字电子钟(共8页).doc》由会员分享,可在线阅读,更多相关《数字电路课程设计数字电子钟(共8页).doc(8页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、精选优质文档-倾情为你奉上数字电路逻辑设计课程设计学校:学院:专业班级:姓名:学号:同组人:课程设计题目数字电子钟设计要求1. 设计一个具有时、分、秒显示的电子钟(23小时59分59秒)。2. 该电子钟应具有手动校时、校分得功能。3. 整点报时。从59分50秒起,每隔2s发出一次“嘟”的信号。连续5次,最后1次信号结束即达到正点。设计方案1. 数字电子钟基本工作原理和整体设计方案数字钟实际上是一个对标准频率进行计数的计数电路。它的计时周期是24小时,由于计数器的起始时间不可能与标准时间(如北京时间)一致所以采用校准功能和报时功能。数字电子钟是由石英晶体振荡器、分频器、计数器、译码器、显示器和校
2、时电路组成,石英晶体振荡器产生的信号经过分频器作为秒脉冲,秒脉冲送入计数器,计数结果通过时、分、秒译码器显示时间。秒脉冲是整个系统的时基信号,它直接决定计时系统的精度,将标准秒信号送入“秒计数器”,“秒计数器”采用60进制计数器,每累计60秒发出一个“分脉冲”信号,该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器,每累计60分钟,发出一个时脉冲信号,该信号将被送到时计数器。时计数器采用24进制计时器,可实现对一天24小时的计时。译码显示电路将“时”、“分”、“秒”计数器的输出状态通过显示驱动电路,七段显示译码器译码,在经过六位LED七段显示器显示出来。整点报时电路时根据计时
3、系统的输出状态产生一个脉冲信号,然后去触发一音频发生器实现报时。校准电路时用来对“时”、“分”、“秒”显示数字进行校对调整的。数字电子钟逻辑框图如下:2. 数字电子钟单元电路设计、参数计算和元件芯片选择(1)石英晶体振荡器和分频器石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。它还具有压电效应,在晶体的某一方向加一电场,则在与此垂直的方向产生机械振动,有了机械振动,就会在相应的垂直面上产生电场,从而机械振动和电场互为因果,这种循环过程一直持续到晶体的机械强度限止时,才达到最后稳定。这个压电谐振的频率就是即为晶体振荡器的固有频率。一般来说,振荡器的频率越高,计时精度越高,但耗电量将
4、增大。如果精度要求不高也可以采用由集成电路定时器555与RC组成的多谐振荡器。由于振荡器产生的频率很高,要得到秒脉冲,就需要分频电路,即为分频器。由于本课程设计,实验室已给出秒脉冲信号,故不对振荡器和分频器进行设计。555集成定时器和RC组成的多谐振荡器电路图如下(设振荡频率f=1kHz,RP为可调电阻,微调RP可调出1kHz的输出):(2)计数器秒脉冲信号要经过6级计数器,分别要得到“秒”个位、十位,“分”个位、十位以及“时”个位、十位的计时,其中“秒”、“分”计数器是六十进制,“时”计数器是二十四进制。六十进制计数器秒脉冲信号首先送到“秒”计数器进行累加计数,“秒”计数器应该完成一分钟之内
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字电路 课程设计 数字 电子钟
![提示](https://www.taowenge.com/images/bang_tan.gif)
限制150内