2023年硬件工程师面试数电部分问题及答案总结面试硬件工程师容易吗.docx

《2023年硬件工程师面试数电部分问题及答案总结面试硬件工程师容易吗.docx》由会员分享，可在线阅读，更多相关《2023年硬件工程师面试数电部分问题及答案总结面试硬件工程师容易吗.docx（22页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、2023年硬件工程师面试数电部分问题及答案总结面试硬件工程师容易吗 推断反馈组态的方法：1、推断是并联反馈还是串联反馈：把输入端对地短路，假如反馈消逝则是并联反馈，假如反馈加强则是串联反馈。结合本图：假如把输入端（运放的-）对地短路，则反馈信号也被短路了（消逝了），所以本电路是并联型反馈。2、推断是电压反馈还是电流反馈：把输出端对地短路，假如反馈消逝则是电压反馈，否则是电流反馈。本电路假如把UO对地短路后反馈信号也短路了，所以是电压型反馈。3、推断是正反馈还是负反馈：断开反馈电阻RF后，电路的增益变大了，所以是负反馈。综上所述，本电路是并联电压负反馈。 模拟电路 1、基尔霍夫定理的内容是什么？

2、（仕兰微电子） 基尔霍夫电流定律（KCL）是一个电荷守恒定律,即在一个电路中流入一个节点的电荷与流出同一个节点的电荷相等。 基尔霍夫电压定律(KVL)是一个能量守恒定律,即在一个回路中回路电压之和为零. 2、平板电容公式 (C=S/4kd)。（未知） 3、最基本的如三极管曲线特性。（未知） 答： .html 4、描述反馈电路的概念，列举他们的应用。（仕兰微电子） 答：反馈就是指把放大电路的输出量（电压或电流）的一部分或者全部通过肯定的网络反送回输入回路，与输入信号进行相比得到一个净输入量加到放大电路的净输入端，以影响放大电路性能的措施。 按其电路结构又分为:电流反馈电路和电压反馈电路.正反馈电

3、路多应用在电子振荡电路上,而负反馈电路则多应用在各种凹凸频放大电路上.因应用较广,负反馈对放大器性能有四种影响:1.负反馈能提高放大器增益的稳定性.2.负反馈能使放大器的通频带展宽.3.负反馈能削减放大器的失真.4.负反馈能提高放大器的信噪比.5.负反馈对放大器的输出输入电阻有影响. 5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）；负反馈的优点（降低放大器的增益灵敏度，变更输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调整作用）（未知） 6、放大电路的频率补偿的目的是什么，有哪些方法？（仕兰微电子） 答：放大电路中频率补偿的目的有二：

4、一是改善放大电路的高频特性，而是克服由于引入负反馈而可能出现自激振荡现象，使放大器能够稳定工作。在放大电路中，由于晶体管结电容的存在经常会使放大电路频率响应的高频段不志向，为了解决这一问题，常用的方法就是在电路中引入负反馈。然后，负反馈的引入又引入了新的问题，那就是负反馈电路会出现自激振荡现象，所以为了使放大电路能够正常稳定工作，必需对放大电路进行频率补偿。频率补偿是采纳肯定的手段变更集成运放的频率响应，产生相位和频率差的消退。使反馈系统稳定的主要方法就是频率补偿. 常用的方法是在基本电路或反馈网络中添加一些元件来变更反馈放大电路的开环频率特性(主要是把高频时最小极点频率与其相近的极点频率的间

5、距拉大),破坏自激振荡条件,经保证闭环稳定工作,并满意要求的稳定裕度,实际工作中常采纳的方法是在基本放大器中接入由电容或RC元件组成的补偿电路,来消去自激振荡 频率补偿的方法可以分为超前补偿和滞后补偿，主要是通过接入一些阻容元件来变更放大电路的开环增益在高频段的相频特性，目前运用最多的就是锁相环。 7、频率响应，如：怎么才算是稳定的，如何变更频响曲线的几个方法。（未知） 右半平面无极点，虚轴无二阶以上极点即算稳定 答：由于放大器件（双极结型三极管或）本身具有极间电容，此外， 放大电路中有时存在电抗性元件，所以，当放大电路输入不同频率的正弦波信号时，电路的放大倍数将有所不同，而成为频率的函数。这

6、种函数关系称为放大电路的频率响应或频率特性。系统对的稳态响应特性称为频率响应。 在放大电路中，由于电抗元件(如电容、电感线圈等)及晶体管极间电容的存在，当输入信号的频率过低或过高时，放大电路的放大倍数的数值均会降低，而且还将产生相位超前或之后现象。也就是说，放大电路的放大倍数(或者称为增益)和输入信号频率是一种函数关系，我们就把这种函数关系成为放大电路的频率响应或频率特性。 放大电路的频率响应可以用幅频特性曲线和相频特性曲线来描述，假如一个放大电路的幅频特性曲线是一条平行于x轴的直线(或在关切的频率范围内平行于x轴)，而相频特性曲线是一条通过原点的直线(或在关切的频率范围是条通过原点的直线)，

7、那么该频率响应就是稳定的。 变更频率响应的方法主要有：(1)变更放大电路的元器件参数；(2)引入新的元器件来改善现有放大电路的频率响应；(3)在原有放大电路上串联新的放大电路构成多级放大电路。 8、给出一个差分运放，如何相位补偿，并画补偿后的波特图。（凹凸） 答：一般对于两级或者多级的运放才须要补偿。一般采纳密勒补偿。例如两级的全差分运放和两级的双端输入单端输出的运放，都可以采纳密勒补偿，在其次级（输出级）进行补偿。区分在于：对于全差分运放，两个输出级都要进行补偿，而对于单端输出的两级运放，只要一个密勒补偿。 随着工作频率的上升，放大器会产生附加相移，可能使负反馈变成正反馈而引起自激。进行相位

8、补偿可以消退高频自激。相位补偿的原理是：在具有高放大倍数的中间级，利用一小电容C（几十几百微微法）构成电压并联负反馈电路。可以运用电容校正、RC校正分别对相频特性和幅频特性进行修改。 9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺点，特殊是广泛采纳差分结构的缘由。（未知） 答：基本放大电路按其接法的不同可以分为共放射极放大电路、共基极放大电路和共集电极放大电路，简称共基、共射、共集放大电路。 共射放大电路既能放大电流又能放大电压，输入电阻在三种电路中居中，输出电阻较大，频带较窄。常做为低频电压放大电路的单元电路。 .具有较高的放大倍数； 输入和输出信号相位相反；

9、输入电阻不高； 输出电阻取决于Rc的数值。若要减小输出电阻，须要减小Rc的阻值，这将影响电路的放大倍数。 共基放大电路只能放大电压不能放大电流，输入电阻小，电压放大倍数和输出电阻与共射放大电路相当，频率特性是三种接法中最好的电路。常用于宽频带放大电路。 共集放大电路只能放大电流不能放大电压，是三种接法中输入电阻最大、输出电阻最小的电路，并具有电压跟随的特点。常用于电压放大电路的输入级和输出级，在功率放大电路中也常采纳射极输出的形式。 。电压放大倍数小于1； 输入和输出信号同相； 输入电阻较高，信号源内阻不很低时仍可获得较大输入信号； 输出电阻较小，所以带负载实力较强。因此，它多用于输入级或输出

10、级。 对由于衬底耦合产生的输入共模噪声有着抑制作用 广泛采纳差分结构的缘由是差分放大电路利用电路的对称性和放射极电阻的负反馈抑制了温度漂移现象。 10、给出一差分电路，告知其输出电压Y+和Y-,求共模重量和差模重量。（未知）答：设共模重量是Yc，差模重量是Yd，则可知其输出为 Y+=Yc+Yd Y-=Yc-Yd 可知 Yc=(Y+Y-)/2 Yd=(Y+-Y-)/2 共模信号：两个输入信号大小相等，极性相同。 差模信号：两个输入信号大小相等，极性相反。-1*.html11、画差放的两个输入管。（凹凸）（数电P116） . 12、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶

11、体管级的运放电路。（仕兰微电子）P189 /Message.aspx 13、用运算放大器组成一个10倍的放大器。（未知） 电压并联负反馈：反相输入比例放大器 电压串联负反馈：同相输入比例放大器闭环电压放大倍数：Auf=Uo UiR1+R2R1 14、给出一个简洁电路，让你分析输出电压的特性（就是个积分电路），并求输出端某点的rise/fall时间。(Infineon笔试试题) 15、电阻R和电容C串联，输入电压为R和C之间的电压，输出电压分别为C上电压和R上电压，要求制这两种电路输入电压的频谱，推断这两种电路何为高通滤波器，何为低通滤波器。当RC 电路的频率响应为： 16、有源滤波器和无源滤波

12、器的原理及区分?（新太硬件）答：无源滤波器：这种电路主要有无源元件R、L和C组成。 有源滤波器：集成运放和R、C组成，具有不用电感、体积小、重量轻等优点。集成运放的开环电压增益和输入阻抗均很高，输出电阻小，构成有源滤波电路后还具有肯定的电压放大和缓冲作用。但集成运放带宽有限，所以目前的有源滤波电路的工作频率难以做得很高。 无源滤波装置 该装置由电容器、电抗器，有时还包括电阻器等无源元件组成，以对某次谐波或其以上次谐波形成低阻抗通路，以达到抑制高次谐波的作用；由于SVC的调整范围要由感性区扩大到容性区，所以滤波器与动态限制的电抗器一起并联，这样既满意无功补偿、改善功率因 数，又能消退高次谐波的影

13、响。 国际上广泛运用的滤波器种类有：各阶次单调谐滤波器、双调谐滤波器、二阶宽颇带与三阶宽频带高通滤波器等。 1)单调谐滤波器：一阶单调谐滤波器的优点是滤波效果好，结构简洁；缺点是电能损耗比较大，但随着品质因数的提高而削减，同时又随谐波次数的削减而增加，而电炉正好是低次谐波，主要是27次，因此，基波损耗较大。二阶单调谐滤波器当品质因数在50以下时，基波损耗可削减2050，属节能型，滤波效果等效。三阶单调谐滤波器是损耗最小的滤波器，但组成困难些，投资也高些，用于电弧炉系统中，2次滤波器选用三阶滤波器为好，其它次选用二阶单调谐滤波器。 2)高通(宽频带)滤波器，一般用于某次及以上次的谐波抑制。当在电

14、弧炉等非线性负荷系统中采纳时，对5次以上起滤波作用时，通过参数调整，可形成该滤波器回路对5次及以上次谐波的低阻抗通路。 有源滤波器 虽然无源滤波器具有投资少、效率高、结构简洁及维护便利等优点，在现阶段广泛用于配电网中，但由于滤波器特性受系统参数影响大，只能消退特定的几次谐波，而对某些次谐波会产生放大作用，甚至谐振现象等因素，随着电力电子技术的发展，人们将滤波探讨方向逐步转向有源滤波器(ActivePowerFliter，缩写为APF)。 APF即利用可控的功率半导体器件向电网注入与谐波源电流幅值相等、相位相反的电流，使电源的总谐波电流为零，达到实时补偿谐波电流的目的。它与无源滤波器相比，有以下

15、特点： a不仅能补偿各次谐波，还可抑制闪变，补偿无功，有一机多能的特点，在性价比上较为合理； b滤波特性不受系统阻抗等的影响，可消退与系统阻抗发生谐振的危急； c具有自适应功能，可自动跟踪补偿改变着的谐波，即具有高度可控性和快速响应性等特点 17、有一时域信号S=V0sin(2pif0t)+V1cos(2pif1t)+2sin(2pif3t+90),当其通过低通、带通、高通滤波器后的信号表示方式。（未知） 18、选择电阻时要考虑什么？（东信笔试题） 电阻的封装，耐压值、阻值、功率以及精度。 19、在CMOS电路中，要有一个单管作为开关管精确传递模拟低电平，这个单管你会用P管还是N管，为什么？（

16、仕兰微电子） 20、给出多个mos管组成的电路求5个点的电压。 (Infineon笔试试题) 21、电压源、电流源是集成电路中常常用到的模块，请画出你知道的线路结构，简洁描述其优缺点。（仕兰微电子） 22、画电流偏置的产生电路，并说明。（凹凸） 23、史密斯特电路,求回差电压。（华为面试题） 24、晶体振荡器,似乎是给出振荡频率让你求周期(应当是单片机的,12分之一周期.)（华为面试题） 25、LC正弦波振荡器有哪几种三点式振荡电路，分别画出其原理图。（仕兰微电子）答：变压器反馈电感、电容三点式正弦振荡电路（数电P249） 26、VCO是什么,什么参数(压控振荡器?)（华为面试题） 27、锁相

17、环有哪几部分组成？（仕兰微电子） 锁相环由鉴相器、环路滤波器和压控振荡器组成。鉴相器用来鉴别输入信号Ui与Uo之间的，并输出误差Ud。Ud中的和成分被低通性质的环路滤波器滤除，形成压控振荡器（VCO）的限制电压Uc。Uc作用于压控振荡器的结果是把它的输出振荡fo拉向环路输入信号频率fi，当二者相等时，环路被锁定，称为入锁。维持锁定的直流限制电压由鉴相器供应，因此鉴相器的两个输入信号间留有肯定的相位差。 28、锁相环电路组成，振荡器（比如用D触发器如何搭）。（未知） 29、求锁相环的输出频率，给了一个锁相环的结构图。（未知） 30、假如公司做高频电子的，可能还要RF学问，调频，鉴频鉴相之类，不一

18、一列举。（未知） 31、一电源和一段传输线相连（长度为L,传输时间为 T），画出终端处波形，考虑传输线无损耗。给出电源电压波形图，要求绘制终端波形图。（未知） 32、微波电路的匹配电阻。（未知） 33、DAC和ADC的实现各有哪些方法？（仕兰微电子） 数模转换电路，采纳两块DAC0832集成块，它是一个8位数/模转换电路，这里只运用高4位数字量输入端。由于DAC0832不包含运算放大器，所以须要外接一个运算放大器相配，才构成完整的D/A转换器，低位DAC输出模拟量经9：1分流器分流后与高位DAC输出模拟量相加后送入运放，详细实现，由900和100的电阻相并联分流实现，运放将其转换成与数字端输入

19、的数值成正比的模拟输出电压，运放采纳具有调零的低噪声高速优质运放NE5534。详细封装图如下图4所示。DAC0832芯片主要功能引脚的名称和作用如下：d7d0：8位二进制数据输入端；ILE：输入锁存允许，高电平有效；CS：片选信号，低电平有效；WR1，WR2：写选通信号，低电平有效；XFER：转移限制信号，低电平有效；Rf：内接反馈电阻，Rf=15K；IOUT1，IOUT2：输出端，其中IOUT1和运放反相输入相连，IOUT2和运放同相输入端相连并接地端；Vcc：电源电压，Vcc的范围为+5V+15V；Vref：参考电压，范围在-10V+10V;GND：接地端。当ILE=1,CS=0,WR=0

20、，输入数据d7d0存入8位输入寄存器中，当WR2=0，XFER=0时，输入寄存器中所存内容进入8位DAC寄存器并进行D/A转换。34、A/D电路组成、工作原理。（未知） （提高电源电压），（减小负#提高功率放大电路最大输出功率的常见方法是： 载电阻）和（增加信号电平）。 35、实际工作所须要的一些技术学问(面试简单问到)。如电路的低功耗，稳定，高速如何做到。（尽量集成，排线平顺削减交织，采纳优质材料（高导低耗）降低工作电压,提高输入阻抗,降低工作频率等.假如可以,更换低功耗集成电路）。 ，调运放（调整运放的零点漂移时，一般是在调零端加一个10K的电阻器来调整。 调功率放大器：挂示波器，输入正弦

21、波，分别调整输入波形幅值，频率和放大器偏置等一些其他电路参数。看输出波形畸变程度和放大倍数。输入范围越大越好，放大倍数越大越好，波形畸变越小越好。假如需定量测量，就要算出增益，带宽，增益带宽积。还有就是效率问题，测出输入功率和最大输出功率，算出效率。可以调整放大管的工作区域来调整效率，不过有可能会影响波形质量。）， 布版图留意的地方：布线是有许多原则。也许有以下几点。各级线路尽量成直线形，不要来回返复。各级单独接线，最终在总接地。关键地方要采纳环绕地线或干脆采纳大面积接地，可接少干扰。假如是双面板，上下面的线路尽量相互交插步线，不要平行。模拟部分与数据部分线路要尽量相互独立。大功率部分与前级线

22、路要尽量远离分开。依据实际功耗选择走线的粗细。 一般会针对简历上你所写做过的东西详细问，确定会问得很细（所以别把什么都写上，精通之类的词也别用太多了），这个东西各个人就不一样了，不好说什么了。（未知）ARM怎样做到低功耗 考虑低功耗设计可以从以下几方面综合考虑： 处理器的选择 接口驱动电路设计 动态电源管理 电源供应电路的选择 一、处理器的选择 我们对一个嵌入式系统的选型往往是从其CPU和操作系统（OS）起先的，一旦这两者选定，整个大的系统框架便选定了。我们在选择一个CPU的时候，一般更留意其性能的优劣（比如时钟频率等）及所供应的接口和功能的多少，往往忽视其功耗特性。但是因为CPU是嵌入式系统

23、功率消耗的主要来源-对于手持设备来讲，它几乎占据了除显示屏以外的整个系统功耗的一半以上（视系统详细状况而定），所以选择合适的CPU对于最终的系统功耗大小有举足轻重的影响。 一般的状况下，我们是在CPU的性能（Performance）和功耗（PowerConsumption）方面进行比较和选择。通常可以采纳每执行1M次指令所消耗的能量来进行衡量，即Watt/MIPS。但是，这仅仅是一个参考指标，事实上各个CPU的体系结构相差很大，衡量性能的方式也不尽相同，所以，我们还应当进一步分析一些细微环节。 我们把CPU的功率消耗分为两大部分：内核消耗功率PCORE和外部接口限制器消耗功率PI/O，总的功率

24、等于两者之和，即P=PCORE+PI/O。对于PCORE，关键在于其供电电压和时钟频率的凹凸；对于PI/O来讲，除了留意各个特地I/O限制器的功耗外，还必需关注地址和数据总线宽度。下面对两者分别进行探讨： 1、CPU供电电压和时钟频率 我们知道，在数字集成电路设计中，CMOS电路的静态功耗很低，与其动态功耗相比基本可以忽视不计，故暂不考虑。其动态功耗计算公式为： Pd=CTV2f 式中，Pd-CMOS芯片的动态功耗 CT-CMOS芯片的负载电容 V-CMOS芯片的工作电压 f-CMOS芯片的工作频率 由上式可知，CMOS电路中的功率消耗是与电路的开关频率呈线性关系，与供电电压呈二次平方关系。对

25、于一颗CPU来讲，Vcore电压越高，时钟频率越快，则功率消耗越大。所以，在能够满意功能正常的前提下，尽可能选择低电压工作的CPU能够在总体功耗方面得到较好的效果。对于已经选定的CPU来讲，降低供电电压和工作频率，也是一条节约功率的可行之路。 2、总线宽度 我们还常常陷入一个误区，即：CPU外部总线宽度越宽越好。假如我们仅仅从数据传输速度上来讲，或许这个观点是对的，但假如在一个对功耗相当敏感的设计来说，这个观点就不肯定正确了。 同样引用公式Pd=CTV2f，对于每一条线（地址等数据线）而言，都会面临这样的功率消耗，自不待言，当总线宽度越宽的时候，功耗自然越大。每条线路的容性负载都不太一样，但一

26、般都在412PF之间。我们来看下面一个例子：一片1MbitFlash通过8bit和16bit的总线与CPU相连，总线频率为4MHZ，总线电压为3.3V。 采纳16-bit总线和采纳8-bit总线会有3.7mw的功耗差异。当然，假如须要大量频繁地存取数据的场合下，用8-bit总线不见得会经济，因为增加了读写周期。 另外，从上面的例子我们也可以看到：假如CPU采纳内置Flash的方式，也可大大地降低系统功率消耗。 二、接口驱动电路的低功耗设计 接口电路的低功耗设计，往往是简单被大家所忽视的一个环节，在这个环节里，我们除了考虑选用静态电流较低的外围芯片外，还应当考虑以下几个因素： 上拉电阻/下拉电阻

27、的选取 对悬空脚的处理 Buffer的必要性 通常我们习惯随意地确定一个上拉电阻值，而没有经过细致地计算。现在我们来简洁计算一下，假如在一个3.3V的系统里用4.7K为上拉电阻，当输出为低的时候，每只脚上的电流消耗就为0.7mA，假如有10个这样的信号脚时，就会有7mA电流消耗在这上面。所以我们应当在考虑在能够正常驱动后级的状况下（即考虑IC的VIH或VIL）,尽可能选取更大的阻值。现在许多应用设计中的上拉电阻值甚至高达几百K。另外，当一个信号在多数状况下时为低的时候，我们也可以考虑用下拉电阻以节约功率。 CMOS器件的悬空脚也应当引起我们的重视。因为CMOS悬空的输入端的输入阻抗极高，很可能

28、感应一些电荷导致器件被高压击穿，而且还会导致输入端信号电平随机改变，导致CPU在休眠时不断地被唤醒，从而无法进入休眠状态或其他稀里糊涂的故障，所以正确的方法是将未运用到的输入端接到VCC或地。 Buffer有许多功能，如电平转换，增加驱动实力，数据传输的方向限制等等，但假如仅仅基于驱动实力的考虑增加Buffer的话，我们就应当慎重考虑了，因为过驱动会导致更多的能量被白白奢侈掉。所以我们应当细致检查芯片的最大输出电流IOH和IOL是否足以驱动下级IC，假如可以通过选取合适的前后级芯片来避开Buffer的运用，对于能量来讲是一个很大的节约。 三、动态电源管理（DPM） 所谓动态的电源管理就是在系统

29、运行期间通过对系统的时钟或电压的动态限制来达到节约功率的目的，这种动态限制是与系统的运行状态亲密相关的，这个工作往往通过软件来实现。 1、选取不同工作模式 如前所述，系统时钟对于功耗大小有特别明显的影响。所以我们除了着重于满意性能的需求外，还必需考虑如何动态地设置时钟来达到功率的最大程度节约。CPU内部的各种频率都是通过外部晶振频率经由内部锁相环（PLL）倍频式后产生的。于是，是否可以通过内部寄存器设置各种工作频率的凹凸成为限制功耗的一个关键因素。现在许多CPU都有多种工作模式，我们可以通过限制CPU进入不同的模式来达到省电的目的。 我们以SAMSUNGS3C2410X（32bitarm920

30、T内核）为例，它供应了四种工作模式：正常模式、空闲模式、休眠模式、关机模式 CPU在全速运行的时候比在空闲或者休眠的时候消耗的功率大得多。省电的原则就是让正常运行模式远比空闲、休眠模式少占用时间。在类似PDA的设备中，系统在全速运行的时候远比空闲的时候少，所以我们可以通过设置使CPU尽可能工作在空闲状态，然后通过相应的中断唤醒CPU，复原到正常工作模式，处理响应的事务，然后再进入空闲模式。 2、关闭不须要的外设限制器 一般来讲，如I2C、CPU都供应各种各样的接口限制器，I2S、LCD、Flash、Timer、UART、SPI、USB等等，但这些限制器在一个设计里一般不会全部都用到，所以我们对

31、于这些不用的限制器往往任其处于各种状态而不用花心思去管。但是，当你想尽可能节约功耗的状况下，则必需关注它们的状态，因为假如不将其关闭，即使它们没有处于工作状态，但是仍旧会消耗电流。 通过设置寄存器我们可以有选择地关闭不须要的功能模块，以达到节约电的目的，比如在我们的实际应用中，ADC、I2C、I2S和SPI都没有用到，通过CLKCON寄存器的设置，我们可以节约2mA的电流。当然，也可以动态关闭一些仍旧须要的外设限制器来进一步节约能量。如在空闲模式下，CPU内核停止运行，我们还可以进一步关闭一些其他的外设限制器，如USB,SDI,FLASH等，只要保证唤醒CPU的I/O限制器正常工作即可,如通过

32、UART唤醒，则UART限制器不能被关闭。等到CPU被唤醒后，再将USB、SDI、Flash等限制器再打开。 上面两种方式只是动态电源管理的最为简洁的实现。在这两种方式中，一种是通过变更了系统的时钟频率，另一种是通过限制外设限制器的开关来达到节约能量的目的。在最近的探讨中，已经有人把目光投入到了同时动态变更处理器的电压和频率来进一步节约功率，如IBM和MontaVista合作进行的嵌入式系统的动态电源管理的探讨。这是一个更为困难、也更为系统的工程，它涉及了从硬件到操作系统以及应用层的有关内容。 四、电源供应电路 在数字电路设计中，工程师往往习惯于采纳最简洁的方式来完成电源的设计，但在对功耗要求

33、严格的状况下，我们就必需对采纳何种电压变换结构细致考虑一番再做确定。 通常来讲，我们有以下几种进行电压转换的方式： 线性稳压（LinearRegulator） DCtoDC LDO（LowDrop-Out） 其中LDO本质上还是一种线性稳压，主要用于压差较小的场合。所以我们将其合并为线性稳压来谈。 对于线性稳压来说，其特点时电路结构简洁，所需元件数量少，输入和输出压差可以很大，但其致命弱点就是效率低，功耗高。其效率完全取决于输出电压大小。压差越大，可供应的最大输出电流越小。假设采纳LM7805,输入12V，输出电压为5V，压差为7V,输出的电流为1A的状况下，我们可以计算出消费在线性稳压器上的

34、功率为 有一P=V*IOUT=7*1=7w，效率仅为51/(5*1+7*1)=41.7%,由这个结果我们可以看出， 大半功率消耗在IC本身上。 DCtoDC电路的特点是效率高，升降压敏捷，但缺点时电路相对困难，干扰较大。一般常见的由Boost和Buck两种电路，前者用于升压，后者用于降压 这两种电路的核心是通过MOS管的开关来限制电感和电容间的能量转换。调整MOS管栅极脉冲信号的占空比可以限制MOS管的导通和关闭，从而变更输出电压的凹凸。由转换效率图可见，当输入为12v,输出为5v时，转换效率约为82，为线性稳压器转换效率的一倍。LM2596的开关频率为固定的130KHZ，假如我们提升器件的开关频率，如采纳 ，在同样的应用条件下，效率可达88以上。NS的LM2676时（260KHZ开关频率） 从上面的论述中我们可见，在适当的状况下运用DC-DC的电压转换线路，可以有效地节约能量，降低整机功耗。