超大规模集成电路分析与设计.ppt
《超大规模集成电路分析与设计.ppt》由会员分享,可在线阅读,更多相关《超大规模集成电路分析与设计.ppt(167页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、超大规模集成电路分析与设计VLSI Analysis and Design主讲:主讲:张冉张冉Email:教材(I)书名:超大规模集成电路设计导超大规模集成电路设计导论论出版社:清华大学出版社清华大学出版社作者:蔡懿慈,周强蔡懿慈,周强 编著编著参考教材(II)CMOS超大超大规模集成模集成电路路设计(第(第3 3版)版)出版社:中国电力出版社 作 者:维斯特(美),哈里斯(美)超大超大规模集成模集成电路与系路与系统导论 出版社:电子工业出版社 作 者:John P.Uyemura Verilog HDL入入门(第(第3版)版)出版社:北京航空航天大学出版社 作 者:巴斯克(美)Modern
2、VLSI Design:Systems on Chip(3rd Ed)出版社:辞学出版社 作 者:Wayne Wolf ISBN:0-13-011076-0 教学与考试安排课程要求程要求 (1)掌握微结构、电路单元、模型、参数、CAD过程 (2)实际分析典型电路,加深设计“概念”的理解教学教学时间安排安排 第4-15周,每周2下午7-8节、周4上午3-4节成成绩考核考核 考试(70%)+课外作业(30%)课程介绍(I)VLSI system 特点特点规模大(时序、控制复杂)、实体小(线条单元小)、速度快(频率)、功耗小技术范围:集成电路、热学、静电学、拓扑学、系统控制、非线性电路等主要相关技术
3、:微电子半导体、电路与系统、计算机CADMOS结构为主体VLSI分析和分析和设计与其他与其他课程的区程的区别VLSI课程是硅片上基于千万个微细晶体管结构组合的电路技术课程电子技术课 PCB上的电路课程总之,是解决模型模型、调试调试、仿真仿真、综综合合的技术问题专业英语Very-large-scale-integration(VLSI)is defined as a technology that allows the construction and interconnection of large numbers(millions)of transistors on a single int
4、egrated circuit.Integrated Circuit is a collection of one or more gates fabricated on a single silicon chip.Wafer is a thin slice of semiconductor material on which semiconductor devices are made.Also called a slice or substrate.Chip is a small piece of semiconductor material upon which miniaturized
5、 electronic circuits can be built.Die is an individual circuit or subsystem that is one of several identical chips that are produced after dicing up a wafer.1.1 1.1 集成集成电路的路的发展展(1)(1)Moores Law(摩(摩尔定律)定律)“The number of transistors per chip would grow exponentially(double every 18 months)”.(by Gordon
6、 Moore,Intel 1965)1.1 1.1 集成集成电路的路的发展展(2)(2)集成度是集成电路发展水平的一个重要标志1.1 1.1 集成集成电路的路的发展展(3)(3)1997199920012003200620092012最小线宽/mm0.250.180.150.130.100.070.05DRAM 容量256MB1GB未定4GB16GB64GB256GB每片晶体管数/106112140762005201400芯片尺寸/mm2300340385430520620720频率/MHz750120014001600200025003000金属化层数66-7777-88-99最低供电电压1
7、.8-2.511.5-1.81.2-1.51.2-1.50.9-1.20.6-0.90.5-0.6最大晶圆直径200mm300mm300mm300mm300mm450mm450mm特特征征尺尺寸寸(Feature size):通常是指集成电路中半导体器件的最小尺度,如MOS晶体管的栅极长度。通常用特征尺寸来衡量集成电路的制造工艺水平。特征尺寸越小,芯片的集成度越高、速度越快、性能越好。微米、亚微米、深亚微米、超深亚微米微米、亚微米、深亚微米、超深亚微米。1.1 1.1 集成电路的发展(4)(4)TechnologyNumber of gates/transistors per chipYear
8、SSI少于10060sMSI100-100070sLSI1000-10万80sVLSI10-1000万90sULSI1000万以上2000The advances in the integration techniques can be attributed directly to:(1)Advances in photolithography techniques(光刻技术光刻技术)(2)New designs of semiconductor devices(3)Newer methods of metallization (Cu)(4)Newer materials (低低K介电材料,介
9、电材料,SOI)1.1 1.1 集成电路的发展(5)(5)System On a Chip(SOC)片上系统发展方向发展方向在发展微细加工技术的基础上,开发超高速、超高集成度的电路;利用已达到的或成熟的工艺技术、设计技术、封装技术和测试技术等开发各种专用集成电路1.21.2集成电路设计的发展(1 1)初级集成电路硬件设计时期(60-70s)组成元件:各种逻辑门、触发器、计数器、寄存器和编码器等 集成度:SSI/MSI集成电路的软件编程设计时期(70-80s)组成元件:Processor、RAM、ROM、I/O 集成度:LSIASIC和系统集成设计时期(80-90s)集成度:LSI 1.21.2
10、集成电路设计的发展(2 2)EDA技术的发展经历第一代IC CAD系统 软件:SPICE;设计技术特点:电路模拟和版图的设计验证第二代IC CAD系统 技术特点:(1)以原理图为基础的EDA系统,以仿真和自动布局布线为核心 (2)自动综合器使被动的对设计结果的分析验证转为主动去选 择一个最佳的设计结果。第三代IC CAD系统 技术特点:(1)在用户与设计者之间开发了一种虚拟环境。(2)各种硬件描述语言的出现(VHDL、Verilog HDL等)(3)高级抽象的设计构思手段(框图、状态图和流程图)1.21.2集成电路设计的发展(3 3)EDA技术的发展方向更广(产品种类越来越多)更快(设计周期越
11、来越快)更精(设计尺寸越来越精细)更准(一次成功率越来越高)更强(工艺适用性和设计自动化程度越来越高)EDA技术面临的挑战 缩小尺寸、增加集成度、提高性能、和降低功耗 在深亚微米和超深亚微米工艺中,EDA技术主要面对互连线模型和分析互连线布线对延时的影响成为1.3 VLSI VLSI设计的要求集成电路产业路线设计周期要求设计成本要求设计正确性及性能要求设计过程集成化要求VLSI设计可测试性要求市场市场设计设计制造制造应用应用1.4 VLSI VLSI的的设计方法(1)集成电路的生产过程分为:设计和制造1.系统规范化说明2.寄存器传输级设计3.逻辑设计4.电路设计5.物理设计6.设计验证系统描述
12、系统描述行为级仿真行为级仿真寄存器传输级设计综合寄存器传输级设计综合半途设计及验证半途设计及验证物理设计及优化物理设计及优化电路设计及分析电路设计及分析测试生成测试生成门级综合仿真门级综合仿真芯片制造芯片制造前端设计前端设计后端设计后端设计1.4 VLSI VLSI的的设计方法(2)层次式的设计方法层次式的设计方法行为域行为域:功能具体化结构域结构域:完成电路的具体结构几何域几何域:将电路转换成物理的版图1.4 VLSI VLSI的的设计方法(3)自顶向下的设计方法行为级设计算法描述寄存器传输级门级电路级版图级(物理级)2.CMOS集成电路制造技术2.1 半半导体材料体材料-硅(硅(Silic
13、on)集成电路制造中最常用的一种材料,本征状态下是一种半导体材料。硅片的制备(西门子工艺:冶金级 SGS)1.SiC(s)+SiO2(s)Si(l)+SiO(g)+CO(g)2.Si(s)+3HCl(g)SiHCl3(g)+H2(g)+加热 3.2SiHCl3(g)+2H2(g)2Si(s)+6HCl(g)SGS:Semiconductor-grade Silicon 半导体级硅2.2 硅片的制备(1)Czochralski(CZ)法制备单晶硅2.2 硅片的制备(2)掺杂(Acceptor and Donor)杂质杂质材料材料类型类型1019(重掺杂)重掺杂)五价nn-n-nn+三价pp-p-
14、pp+Equilibrium segregation coefficient K0=Cs/Cl2.2 硅片的制备(3)Float zone silicon(FZ)区熔法区熔法 特点:特点:Si纯度高且含氧量低2.2 硅片的制备(4)硅片制备的基本工艺步骤晶体生长晶体生长包装包装抛光抛光切片切片整形整形刻蚀刻蚀检查检查清洗清洗磨片倒角磨片倒角2.2 硅片的制备(5)整形处理对于200mm及以上的硅片目前采用定位槽代替定位边2.2 硅片的制备(6)硅片质量检测物理尺寸平整度微粗糙度晶体缺陷颗粒体电阻2.2 硅片的制备(7)超超净间(Cleanroom)一个净化过的空间,它以超净空气把芯片制造与外界
15、的沾污隔离开来。级别级别0.1m0.2m0.3m0.5m5m13.50107.703.001.00103.501027.50103.00101.00101007.501023.001021.0010210001.001037.0010,0001.001047.0010100,0001.001057.001022.2 硅片的制备(8)沾沾污污:半导体制造过程中引入半导体硅片的任何危害芯片成品率及电化学性能的的不希望有的物质。污污染染:颗粒、金属杂质、有机物沾污、自然氧化层、静电释放(ESD)2.3 集成电路工艺概况(1)VLSI制造工艺分类:a)薄膜制作(Layer)b)刻印(Pattern)c
16、)刻蚀(Etching)d)掺杂(Doping)制造厂中分类:扩散(氧化、膜沉积和掺杂)、光刻、刻蚀、薄膜、离子注入和抛光2.3 集成电路工艺概况(2)扩散区:散区:进行高温工艺及薄膜沉积的区域。主要设备包括高温扩散炉和湿法清洗设备。完成包括氧化、扩散、沉积、退火等工艺。2.3 集成电路工艺概况(3)光刻(Photolithography)将电路图形转移到覆盖于硅片表面的光刻胶上。光刻胶(Photoresist)一种光敏的化学物质,它通过深紫外线曝光来印制掩膜版的图像。光刻胶只对特定波长的光线敏感。2.3 集成电路工艺概况(4)刻蚀(Etching)在硅片上没有mask保护的地方留下永久的图形
17、。刻蚀工具分为等离子体刻蚀机、等离子体去胶机和湿法清洗设备。等离子体刻蚀机 采用射频(RF)能量在真空腔中离化气体分子的一种工具。2.3 集成电路工艺概况(5)离子注入 将带有要掺杂的杂质气体(如As,P,B)在注入机中离化,采用高电压和磁场来控制并加速离子。2.3 集成电路工艺概况(6)薄膜生长(Thin film deposition)薄膜区主要负责生产各个步骤当中的介质层和金属层的沉积。薄膜生长中所需温度低于扩散区中的设备的工作温度设备 CVD,PVD,SOG,RTP和湿法清洗设备2.4 氧化(1)氧化物掩膜技氧化物掩膜技术是一种在热生长的氧化层上通过刻印图形和刻蚀达到对硅衬底进行掺杂的
18、工艺技术。硅片上的氧化物可以通过热生长或沉积的方法产生。热生生长氧化硅氧化硅(Thermal oxide)的产生于750-1100.氧化膜的用途氧化膜的用途保护器件免划伤和隔离沾污限制带电载流子场区隔离(表面钝化)栅氧或储存器单元结构中的介质材料掺杂中的注入掩蔽金属导电层间的介质层2.4 氧化(2)半导体应用半导体应用典型的氧化物厚度典型的氧化物厚度 栅氧(0.18工艺)20-60电容器的电介质5-100掺杂掩蔽的氧化物400-1200STI隔离氧化物150LOCOS垫氧200-500场氧2500-15000干氧生长法Si(s)+O2(g)SiO2(s)2.4 氧化(3)湿氧氧化 Si(s)+
19、2H2O(水汽)SiO2(s)+2H2(g)反应速率快氧化层密度小2.4 氧化(4)氧化生氧化生长模式模式干氧或湿氧工艺都要消耗硅,硅消耗占氧化物总厚度的0.46.在Si-SiO2的界面处,通过氧化物的氧化运动控制并限制氧化层的生长。氧化物生长发生在氧分子通过已生成的SiO2层运动进入硅片的过程,这种运动称为扩散散。2.4 氧化(5)氧化物生氧化物生长速率速率影响参数:温度、压力、氧化方式、掺杂水平和硅的晶向生长速率越快,热预算越少2.4 氧化(6)氧化物生氧化物生长模型(模型(Deal,Grove)氧化物有2个生成阶段:线性阶段:反应速率控制(0-150)抛物线阶段:氧扩散速率控制初级线性阶
20、段初级线性阶段 X=(B/A)t氧化生长阶段氧化生长阶段 X=(Bt)1/22.4 氧化(7)选择性氧化(LOCOS)和浅槽隔离(STI)2.5 淀积(1)VLSI生产是一个平面加工的过程,通过淀积工艺完成在硅片表面生长各种导电薄膜层和绝缘薄膜层。2.5 淀积(2)多层金属化指用来连接硅片上高密度堆积器件的那些金属层和绝缘介质层。金属层通过在绝缘层上开的通孔来连接。金属层 材料(Al过渡到Cu);关键层与非关键层;介质层(Interlayer dielectric,ILD)ILD充当2层导电金属或相邻金属线条之间的隔离膜。通常采用介电常数3.9-4.0的SiO22.5 淀积(3)薄膜的定义 指
21、一种在衬底上生长的薄的层状固体物质。薄膜厚度的单位用埃()。半导体制造中,这层膜可以是导体、绝缘体或者半导体。譬如,SiO2,Si3N4,Poly-Si和金属。薄膜特性好的台阶覆盖能力填充高的深宽比间隙的能力好的厚度均匀性高纯度和高密度高度的结构完整性和低的膜应力对衬底材料或下层好的粘附性2.5 淀积(4)薄膜生长 晶核形成 聚集成束 形成连续膜2.5 淀积(5)膜淀膜淀积技技术 膜淀积方法可分为化学工艺和物理工艺。化学气相淀化学气相淀积(Chemical Vapor Deposition,CVD)通过气体混合的化学反应在硅片表面淀积一层固体膜的工艺。CVD的基本方面包括的基本方面包括产生化学
22、变化,这可以通过化学反应或高温分解膜中所有的材料物质都源于外部的源化学气相淀积工艺中的反应物必须以气相形式参与反应2.5 淀积(6)CVD反应步骤:(1)气体传输至淀积区域;(2)膜先驱物的形成;(3)膜先驱物附着在硅片表面;(4)膜先驱物粘附;(5)膜先驱物扩散;(6)表面反应;(7)副产物从表面移除;(8)副产物从反应腔移除2.5 淀积(7)CVD的分类常压CVD减压CVD低压CVD(LPCVD)等离子体辅助减压CVDCVD(1)(2)热壁和冷壁2.5 淀积(8)大气压化学气相沉积(Atmospheric Pressure CVD,缩写APCVD)优点与缺点 (a)设备产量高、均匀性优、能
23、制造大直径硅片;(b)气体消耗高、需经常清洁反应腔和传送带,薄膜台阶覆盖能力差、间隙填充能力差2.5 淀积(9)低压化学气相沉积(Low Pressure CVD,缩写LPCVD)系统LPCVD优点 系统成本低、产量高、膜性能更好、台阶覆盖能力和沟槽填充能力优;2.5 淀积(10)等离子体增强CVD(PECVD)优点与缺点 (1)低温制程、高沉积速率、台阶覆盖性好 (2)化学污染1)更低的工艺温度2)更优的间隙填充能力3)淀积的膜对硅片有优良的粘附能力4)高的淀积速率5)少的针孔和空洞,因而有高的膜密度6)工艺温度低,应用范围广2.5 淀积(11)旋涂 (1)旋涂玻璃(SOG)通常有2种类型:
24、有机物(基于硅氧烷)和无机物(基于硅酸盐)(2)旋涂绝缘介质(SOD)以HSQ为例的低K绝缘介质膜(350-475)2.6 金属化(1)金属化(金属化(Metallization)芯片制造过程中在绝缘介质薄膜上淀积金属薄膜以及随后刻印图形以便行程互连金属线和集成电路的孔填充塞的过程。互互连电阻和寄生阻和寄生电容容问题互互连词汇 互连(Interconnect)接触(contact)通孔(via)层间介质(ILD)2.6 金属化(2)传统金属化与双大马士革法工艺(Dual Damascene)基于Al为金属导电材料基于Cu为金属导电材料Cu金属化2.6 金属化(3)金属材料的要求金属材料的要求导
25、电率粘附性淀积平坦化/刻印图形可靠性抗腐蚀性应力集成集成电路制造路制造业中所中所选择的金属的金属 Poly-Si,Al,Cu,W,Ti,Ta,Mo,Pt2.6 金属化(4)铝(Aluminum,Al)低电阻率(2.65um-cm),耐腐蚀,在Si和SiO2中扩散率低,价格相对Au和Ag便宜,Al2O3可以促进SiO2和Al之间的附着。Al能够轻易淀积在硅片上,湿法刻蚀而不影响下层薄膜。2.6 金属化(5)欧姆接触 为了在铝和硅之间形成接触,加热界面是必须的.这一过程在450-500进行。这个 加热烘烤过程也被称为低温退火或烧结。在硅上加热烘烤铝形成期望的电接触界面,被称为欧姆接触欧姆接触。电迁
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 超大规模集成电路 分析 设计
限制150内