组合逻辑模块及其应用.ppt

《组合逻辑模块及其应用.ppt》由会员分享，可在线阅读，更多相关《组合逻辑模块及其应用.ppt（42页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第四章第四章 组合逻辑模块及其应用组合逻辑模块及其应用 4.1 4.1 编码器编码器 一一.编码器的基本概念及工作原理编码器的基本概念及工作原理 编码编码将特定的逻辑信号编为一组二进制代码。将特定的逻辑信号编为一组二进制代码。能够实现编码功能的逻辑部件称为编码器。能够实现编码功能的逻辑部件称为编码器。一一般般而而言言，N个个不不同同的的信信号号，至至少少需需要要n位位二二进进制制数数编码。编码。N和和n之间满足下列关系之间满足下列关系:2 2n nN N 例：例：设计一个键控设计一个键控8421BCD8421BCD码编码器。码编码器。（2）由真值表写出各输出的逻辑表达式为：）由真值表写出各输出

2、的逻辑表达式为：解：解：（1 1）列出真值表：）列出真值表：重新整理得：重新整理得：（3 3）由表达式画）由表达式画出逻辑图：出逻辑图：（4 4）增加）增加控制使能标志控制使能标志GS：当按下当按下S0S9任意一个键时，任意一个键时，GS=1，表示有，表示有信号输入；信号输入；当当S0S9均没均没按下时，按下时，GS=0，表示没有信号表示没有信号输入。输入。二二.二进制编码器二进制编码器 3 3位位二二进进制制编编码码器器有有8 8个个输输入入端端，3 3个个输输出出端端，所所以以常常称称为为8 8线线3 3线编码器，其功能真值表见下表：（线编码器，其功能真值表见下表：（输入为高电平有效输入为

3、高电平有效）由真值表写出各输出的逻辑表达式为：由真值表写出各输出的逻辑表达式为：用门电路实现逻辑电路：用门电路实现逻辑电路：三优先编码器三优先编码器允许同时输入两个以上信号，并按优先级输出。允许同时输入两个以上信号，并按优先级输出。集成优先编码器举例集成优先编码器举例7414874148（8 8线线-3-3线）线）注注意意：该该电电路路为为反反码码输输出出。EIEI为为使使能能输输入入端端(低低电电平平有有效效)，EOEO为为使使能能输出端输出端(高电平有效高电平有效)，GSGS为优先编码工作标志为优先编码工作标志(低电平有效低电平有效)。四编码器的应用四编码器的应用 1 1编码器的扩展编码器

4、的扩展用两片用两片7414874148优先编码器串行扩展实现的优先编码器串行扩展实现的1616线线44线优先编码器线优先编码器2 2组成组成8421BCD 8421BCD 编码器编码器4.2 4.2 译码器译码器一译码器的基本概念及工作原理一译码器的基本概念及工作原理译码器译码器将输入代码转换成特定的输出信号将输入代码转换成特定的输出信号例：例：2 2线线44线译码器线译码器写出各输出函数表达式：写出各输出函数表达式：画出逻辑电路图：画出逻辑电路图：二、集成译码器二、集成译码器1.1.二进制译码器二进制译码器741383741383线线88线译码器线译码器2.84212.8421BCD译码器译

5、码器74427442三、译码器的应用三、译码器的应用1译码器的扩展译码器的扩展用两片用两片74138扩展为扩展为4线线16线译码器线译码器2 2实现组合逻辑电路实现组合逻辑电路例例 试用译码器和门电路实现逻辑函数：试用译码器和门电路实现逻辑函数：解：解：将逻辑函数转换成最小项表达式，将逻辑函数转换成最小项表达式，再转换成与非再转换成与非与非形式。与非形式。=m3+m5+m6+m7=用一片用一片7413874138加一个与非门加一个与非门就可实现该逻辑函数。就可实现该逻辑函数。例例 某组合逻辑电路的真某组合逻辑电路的真值表如表所示，试用译码值表如表所示，试用译码器和门电路设计该逻辑电器和门电路设

6、计该逻辑电路。路。解解：写写出出各各输输出出的的最最小小项项表表达达式式，再再转转换换成成与非与非与非形式与非形式:用用一一片片74138加加三三个个与与非非门门就可实现该组合逻辑电路。就可实现该组合逻辑电路。可可见见，用用译译码码器器实实现现多多输输出出逻辑函数时，优点更明显。逻辑函数时，优点更明显。3构成数据分配器构成数据分配器 数数据据分分配配器器将将一一路路输输入入数数据据根根据据地地址址选选择择码码分分配配给给多多路数据输出中的某一路输出。路数据输出中的某一路输出。用译码器设计一个用译码器设计一个“1线线-8线线”数据分配器数据分配器 四、数字显示译码器四、数字显示译码器常常用用的的

7、数数字字显显示示器器有有多多种种类类型型，按按显显示示方方式式分分，有有字字型型重重叠叠式式、点点阵式、分段式等。阵式、分段式等。按按发发光光物物质质分分，有有半半导导体体显显示示器器，又又称称发发光光二二极极管管(LED)显显示示器器、荧光显示器、液晶显示器、气体放电管显示器等。荧光显示器、液晶显示器、气体放电管显示器等。1 1七段数字显示器原理七段数字显示器原理按内部连接方式不同，七段数字显示器分为按内部连接方式不同，七段数字显示器分为共阴极共阴极和和共阳极共阳极两种。两种。2 2七段显示译码器七段显示译码器74487448七段显示译码器七段显示译码器7448是一种是一种与与共阴极共阴极数

8、字显示器配合数字显示器配合使用的集成译码器。使用的集成译码器。7448的逻辑功能：的逻辑功能：（1）正正常常译译码码显显示示。LT=1，BI/RBO=1时时，对对输输入入为为十十进进制制数数l15的二进制码（的二进制码（00011111）进行译码，产生对应的七段显示码。）进行译码，产生对应的七段显示码。（2）灭灭零零。当当LT=1，而而输输入入为为0的的二二进进制制码码0000时时，只只有有当当RBI=1时时，才才产产生生0的的七七段段显显示示码码,如如果果此此时时输输入入RBI=0，则则译译码码器器的的ag输出全输出全0，使显示器全灭；所以，使显示器全灭；所以RBI称为灭零输入端称为灭零输入

9、端。（3）试试灯灯。当当LT=0时时，无无论论输输入入怎怎样样，ag输输出出全全1，数数码码管管七七段段全全亮亮。由由此此可可以以检检测测显显示示器器七七个个发发光光段段的的好好坏坏。LT称称为为试试灯灯输输入入端。端。（4）特殊控制端）特殊控制端BI/RBO。BI/RBO可以作输入端，也可以作输出端。可以作输入端，也可以作输出端。作作输输入入使使用用时时，如如果果BI=0时时，不不管管其其他他输输入入端端为为何何值值，ag均均输输出出0，显示器全灭。因此，显示器全灭。因此BI称为称为灭灯输入端灭灯输入端。作作输输出出端端使使用用时时，受受控控于于RBI。当当RBI=0，输输入入为为0的的二二

10、进进制制码码0000时时，RBO=0，用用以以指指示示该该片片正正处处于于灭灭零零状状态态。所所以以，RBO 又又称称为为灭零输出端。灭零输出端。将将BI/RBO和和RBI配合使用，可以实现多位数显示时的配合使用，可以实现多位数显示时的“无效无效0消隐消隐”功能。功能。具有无效0消隐功能的多位数码显示系统 4.3 4.3 数据选择器数据选择器一、一、数据选择器的基本概念及工作原理数据选择器的基本概念及工作原理 数据选择器数据选择器根据地址选择码从多路输入数据中选择一路，送到输出。根据地址选择码从多路输入数据中选择一路，送到输出。例：例：四选一数据选择器四选一数据选择器根据功能表，可写出输出逻辑

11、表达式：根据功能表，可写出输出逻辑表达式：由逻辑表达式画出逻辑图：由逻辑表达式画出逻辑图：二、集成数据选择器二、集成数据选择器集成数据选择器集成数据选择器74151（8选选1数据选择器）数据选择器）三、数据选择器的应用三、数据选择器的应用1数据选择器的通道扩展数据选择器的通道扩展用两片用两片74151组成组成“16选选1”数据选择器数据选择器2实现组合逻辑函数实现组合逻辑函数（1）当当逻逻辑辑函函数数的的变变量量个个数数和和数数据据选选择择器器的的地地址址输输入入变变量量个个数数相相同同时，可直接用数据选择器来实现逻辑函数。时，可直接用数据选择器来实现逻辑函数。例例 试用试用8选选1数据选择器

12、数据选择器74151实现逻辑函数：实现逻辑函数：解解：将将逻逻辑辑函函数数转转换换成成最最小小项表达式：项表达式：=m3+m5+m6+m7 画出连线图。画出连线图。（2）当逻辑函数的变量个数大于数据选择器的地址输入变量个数时。）当逻辑函数的变量个数大于数据选择器的地址输入变量个数时。例例 试用试用4选选1数据选择器实现逻辑函数：数据选择器实现逻辑函数：解：解：将将A、B接到地址输入端，接到地址输入端，C加到适当的数据输入端。加到适当的数据输入端。作出逻辑函数作出逻辑函数L的真值表，根据真值表画出连线图。的真值表，根据真值表画出连线图。4.5 4.5 加法器加法器一、加法器的基本概念及工作原理一

13、、加法器的基本概念及工作原理加法器加法器实现两个二进制数的加法运算实现两个二进制数的加法运算 1 1半加器半加器只能进行本位加数、被加数的加法运算而不考虑低位进位。只能进行本位加数、被加数的加法运算而不考虑低位进位。列出半加器的真值表：列出半加器的真值表：画出逻辑电路图。画出逻辑电路图。由真值表直接写出表达式由真值表直接写出表达式:如果想用与非门组成半加器，则将上式用代数法变换成与非形式：如果想用与非门组成半加器，则将上式用代数法变换成与非形式：由此画出用与非门组成的半加器。由此画出用与非门组成的半加器。2 2全加器全加器能能同时进行本位数和相邻低位的进位信号的加法运算。同时进行本位数和相邻低

14、位的进位信号的加法运算。由真值表直接写出逻辑表达式，再经代数法化简和转换得：由真值表直接写出逻辑表达式，再经代数法化简和转换得：根据逻辑表达式画出全加器的逻辑电路图：根据逻辑表达式画出全加器的逻辑电路图：二、多位数加法器二、多位数加法器4位串行进位加法器位串行进位加法器本章小结本章小结1 1常常用用的的中中规规模模组组合合逻逻辑辑器器件件包包括括编编码码器器、译译码码器器、数数据据选择器、数值比较器、加法器等。选择器、数值比较器、加法器等。2 2上上述述组组合合逻逻辑辑器器件件除除了了具具有有其其基基本本功功能能外外，还还可可用用来来设设计计组组合合逻逻辑辑电电路路。应应用用中中规规模模组组合合逻逻辑辑器器件件进进行行组组合合逻逻辑辑电电路路设设计计的的一一般般原原则则是是：使使用用MSIMSI芯芯片片的的个个数数和和品品种种型型号号最少，芯片之间的连线最少最少，芯片之间的连线最少3 3用用MSIMSI芯芯片片设设计计组组合合逻逻辑辑电电路路最最简简单单和和最最常常用用的的方方法法是是，用用数数据据选选择择器器设设计计多多输输入入、单单输输出出的的逻逻辑辑函函数数；用用二二进进制制译码器设计多输入、多输出的逻辑函数。译码器设计多输入、多输出的逻辑函数。