第六章总线系统.ppt

《第六章总线系统.ppt》由会员分享，可在线阅读，更多相关《第六章总线系统.ppt（57页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第六章第六章 总线系统总线系统6.1 总线的概念和结构形态总线的概念和结构形态6.2 总线接口总线接口6.3 总线的仲裁总线的仲裁6.4总线的定时和数据传送模式总线的定时和数据传送模式6.5 HOST总线和总线和PCI总线总线(简单看一下简单看一下)6.6 InfiniBand标准标准(简单看一下简单看一下)6.1 总线的概念和结构形态总线的概念和结构形态6.1.1 总线的基本概念总线的基本概念6.1.2 总线的连接方式总线的连接方式6.1.3 总线的内部结构总线的内部结构6.1.4 总线结构实例总线结构实例6.1.1 总线的基本概念总线的基本概念 数字计算机是由若干数字计算机是由若干系统功能

2、部件系统功能部件构成的，这些系统功能部件在一起构成的，这些系统功能部件在一起工作才能形成一个完整的计算机系统。工作才能形成一个完整的计算机系统。总线定义总线定义：单处理器系统总线可分为以下几类：单处理器系统总线可分为以下几类：内部总线：内部总线：CPU内部连接各寄存器及运算器部件之间的总线。内部连接各寄存器及运算器部件之间的总线。系统总线：系统总线：I/O总线：总线：中低速中低速I/O设备相互连接的总线。设备相互连接的总线。CPU和计算机系统中其他高速功能部件相互连接的总线。和计算机系统中其他高速功能部件相互连接的总线。总线是构成计算机系统的互联机构是多个系统功能部件之间进行总线是构成计算机系

3、统的互联机构是多个系统功能部件之间进行数据传送的公共通路。借助于总线连接，计算机在各系统功能部件之数据传送的公共通路。借助于总线连接，计算机在各系统功能部件之间实现间实现地址、数据和控制信息的交换地址、数据和控制信息的交换，并在争用资源的基础上进行工，并在争用资源的基础上进行工作。作。1、总线的特性（、总线的特性（P184页）页）物理特性：物理特性：总线的物理连接方式（根数、插头、总线的物理连接方式（根数、插头、插座形状插座形状，引，引脚排列方式）脚排列方式）功能特性：功能特性：每根线的功能。每根线的功能。电气特性：电气特性：每根线上信号的传递方向及有效电平范围。每根线上信号的传递方向及有效电

4、平范围。时间特性：时间特性：规定了每根总线在什么时间有效，持续时间多长。规定了每根总线在什么时间有效，持续时间多长。思考：思考：相同的指令系统，相同的功能，不同厂家生产的各相同的指令系统，相同的功能，不同厂家生产的各功能部件在实现方法上几乎没有相同的功能部件在实现方法上几乎没有相同的,但各厂家生产的但各厂家生产的相同功能部件却可以互换使用，其原因何在呢相同功能部件却可以互换使用，其原因何在呢?AD15-AD0，/RD,/WR 为了使不同厂家生产的相同功能部件可以互换使用，就需为了使不同厂家生产的相同功能部件可以互换使用，就需要进行系统总线的标准化工作。目前，已经出现了很多总线标要进行系统总线的

5、标准化工作。目前，已经出现了很多总线标准，如准，如PCI、ISA等。等。采用标准总线的优点采用标准总线的优点简化系统设计简化系统设计简化系统结构，提高系统可靠性简化系统结构，提高系统可靠性便于系统的扩充和更新便于系统的扩充和更新2、总线的标准化、总线的标准化总线带宽：总线带宽：每秒钟可以传输的信息量，单位是每秒钟可以传输的信息量，单位是MB/S如如ISA总线（总线（16位，带宽位，带宽8MB/S），），EISA总线（总线（32位，带宽位，带宽33.3MB/S)。PCI总线（总线（64位，带宽位，带宽100MB/S）（1）某总线在一个总线周期中并行传送）某总线在一个总线周期中并行传送4个字节的数

6、据，假个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为设一个总线周期等于一个总线时钟周期，总线时钟频率为33MHz，总线带宽是多少，总线带宽是多少?（2）如果一个总线周期中并行传送）如果一个总线周期中并行传送64位数据，总线时钟频位数据，总线时钟频率升为率升为66MHz，总线带宽是多少，总线带宽是多少?解：（解：（1）设总线带宽用）设总线带宽用Dr表示，总线时钟周期用表示，总线时钟周期用T=1/f表示，表示，Dr=D/T=D（1/T）=Df=4B33106/s=132MB/sDr=Df=8B66106/s=528MB/s（2）64位位=8B一个总线周期传送的数据量用一个总线周

7、期传送的数据量用D表示，根据定义可得表示，根据定义可得【例例1】6.1.2 总线的连接方式总线的连接方式 适配器（接口）：适配器（接口）：实现高速实现高速CPU与低速外设之间工作速度与低速外设之间工作速度上的匹配和同步，并完成计算机和外设之间的所有数据传送和上的匹配和同步，并完成计算机和外设之间的所有数据传送和控制。控制。CPU接口接口电路电路 I/O设备设备信息缓冲、联络控制、信息变换信息缓冲、联络控制、信息变换 总线的排列布置与其他各类部件的连接方式对计算机系统系统总线的排列布置与其他各类部件的连接方式对计算机系统系统的性能，讲起十分重要的作用。根据连接方式不同，单机系统中总的性能，讲起十

8、分重要的作用。根据连接方式不同，单机系统中总线结构分为两种：线结构分为两种：单总线：使用一条单一的系统总线来连接单总线：使用一条单一的系统总线来连接CPU、内存和、内存和I/O设备。设备。单片机一般采单片机一般采用用单总线单总线结构，结构，统一编址统一编址，控控制管理方便制管理方便。单总线结构特点：单总线结构特点：在单总线结构中，要求连接到总线上的逻辑部件在单总线结构中，要求连接到总线上的逻辑部件必须高速运行，必须高速运行，以便在某些设备需要使用总线时，能迅以便在某些设备需要使用总线时，能迅速获得总线控制权。速获得总线控制权。当不再使用总线时，能迅速放弃总线控制权。当不再使用总线时，能迅速放弃

9、总线控制权。否则，否则，由于一条总线由多种功能部件共用，可能导致很大的时由于一条总线由多种功能部件共用，可能导致很大的时间延迟。间延迟。多总线：在多总线：在CPU、主存、主存、I/O之间互联采用多条总线。如图所示。之间互联采用多条总线。如图所示。支持大容量支持大容量I/O设备设备支持本地磁盘驱动器和其他外设支持本地磁盘驱动器和其他外设高速总线通过扩充总线接口与扩充总线相连。高速总线通过扩充总线接口与扩充总线相连。通过通过桥桥CPU总线、系统总线和高速总线彼此相连。总线、系统总线和高速总线彼此相连。桥桥实质上是一种具有缓冲、转换、控制功能的逻辑电路。实质上是一种具有缓冲、转换、控制功能的逻辑电路

10、。多总线结构体现了高速、中速、低速设备连接到不同多总线结构体现了高速、中速、低速设备连接到不同的总线上同时进行工作，以提高总线的效率和吞吐量，而的总线上同时进行工作，以提高总线的效率和吞吐量，而且处理器结构的变化不影响高速总线。且处理器结构的变化不影响高速总线。多总线结构特点：多总线结构特点：6.1.3 总线的内部结构总线的内部结构 早期总线的内部结构如图所示，它实际上是处理器芯片引脚的延伸，是处早期总线的内部结构如图所示，它实际上是处理器芯片引脚的延伸，是处理器与理器与I/O设备适配器的通道。这种简单的总线一般也由设备适配器的通道。这种简单的总线一般也由50100条线组成。条线组成。这些线按

11、其功能可分为三类：地址线、数据线和控制线。这些线按其功能可分为三类：地址线、数据线和控制线。早期总线结构的不足之处在于：早期总线结构的不足之处在于：1、CPU是总线上惟一的主控者。是总线上惟一的主控者。2、后来增加、后来增加DMA控制器以支持控制器以支持DMA传送，但仍不能满足多传送，但仍不能满足多CPU环境的要求。环境的要求。3、总线信号是、总线信号是CPU引脚信号的延伸，故总线结构紧密与引脚信号的延伸，故总线结构紧密与CPU相关，通用性较差。相关，通用性较差。时钟信号线、电源线、地线、系统复位线时钟信号线、电源线、地线、系统复位线加电或断电的时序信号线等。加电或断电的时序信号线等。CPU和

12、它私有的和它私有的cache作为一个模块与总线相连。系统中允许有多作为一个模块与总线相连。系统中允许有多个这样的处理器模块。总线控制器完成几个总线请求者之间的协调与仲个这样的处理器模块。总线控制器完成几个总线请求者之间的协调与仲裁。裁。（1）数据传送总线：）数据传送总线：由地址线、数据线、控制线组成。其结构由地址线、数据线、控制线组成。其结构与简单总线相似，但一般是与简单总线相似，但一般是32条地址线，条地址线，32或或64条数据线。为了条数据线。为了减少布线，减少布线，64位数据的低位数据的低32位数据线常常和地址线采用多路复用位数据线常常和地址线采用多路复用方式。方式。（2）仲裁总线：）仲

13、裁总线：包括总线请求线和总线授权线。确保多个功能包括总线请求线和总线授权线。确保多个功能部件能占有总线。部件能占有总线。（3）中断和同步总线：）中断和同步总线：用于处理带优先级的中断操作，包括中用于处理带优先级的中断操作，包括中断请求线和中断认可线。断请求线和中断认可线。（4）公用线：）公用线：包括时钟信号线、电源线、地线、系统复位线、包括时钟信号线、电源线、地线、系统复位线、加电或断电的时序信号线等。加电或断电的时序信号线等。大多数计算机采用了分层次的多总线结构。下图是大多数计算机采用了分层次的多总线结构。下图是PENTIUM计算机主板的计算机主板的总线框图。它是总线框图。它是一个三层次的多

14、总线结构。一个三层次的多总线结构。6.1.4 总线结构实例总线结构实例CPU-存储器总线，它是存储器总线，它是一个一个64位数据线和位数据线和32位位地址线的同步总线。地址线的同步总线。用来管理用来管理CPU对主存和对主存和cache的存取操作。的存取操作。完成两类总线的电平完成两类总线的电平转换、信息缓冲和控转换、信息缓冲和控制协议交换制协议交换 32或或64位的同步总线，用来连接高位的同步总线，用来连接高速的速的I/O设备，如图形显示器适配器、设备，如图形显示器适配器、网络接口控制器网络接口控制器北北桥桥南南桥桥用来连接低速的用来连接低速的I/O设备，还可通过主板的片级总线与鼠标设备，还可

15、通过主板的片级总线与鼠标键盘等芯片相连接键盘等芯片相连接3-4个个CPUCPUPCIPCIISAISA北北桥桥南南桥桥Pentium机的总线结构分为三层：机的总线结构分为三层：CPU总线、总线、PCI总线和总线和ISA总线。总线。通过桥将两类不同的总线通过桥将两类不同的总线“粘合粘合”在一起，适合于系统的升级换在一起，适合于系统的升级换代。代。Core i5技术把主板北桥技术把主板北桥“吃吃”掉！掉！Intel发布了发布了Lynnfield Core i5/i7，搭配，搭配5系列主板，它的系列主板，它的工作方式比起工作方式比起Core i7+X58来得更精简，最主要原因是来得更精简，最主要原因

16、是Lynnfield不单单把不单单把内存控制器集成在内存控制器集成在CPU里。里。简单来说，以简单来说，以往主板往主板北桥芯片组的大部分功能都集成到北桥芯片组的大部分功能都集成到CPU里里 6.2 总线接口总线接口6.2.1 信息的传送方式信息的传送方式计算机系统中，传输信计算机系统中，传输信息基本有三种方式：息基本有三种方式：串行传送串行传送并行传送并行传送分时传送分时传送出于速度和效率上的考虑，系出于速度和效率上的考虑，系统总线上传送的信息必须采用统总线上传送的信息必须采用并行传送方式。并行传送方式。分时传送即总线的分时复用。分时传送即总线的分时复用。串行传送串行传送使用一条传输线，采用脉

17、冲传送。使用一条传输线，采用脉冲传送。主要优点是只需要一条传输线，这一点对长距离传输显得特别重要，不管传送主要优点是只需要一条传输线，这一点对长距离传输显得特别重要，不管传送的数据量有多少，只需要一条传输线，成本比较低廉。的数据量有多少，只需要一条传输线，成本比较低廉。缺点就是速度慢。缺点就是速度慢。并行传送并行传送每一数据位需要一条传输线，一般采用电位传送。每一数据位需要一条传输线，一般采用电位传送。分时传送分时传送总线复用或是共享总线的部件分时使用总线。总线复用或是共享总线的部件分时使用总线。6.2.2 总线接口的基本概念总线接口的基本概念接口是接口是CPU和主存、外和主存、外设之间通过总

18、线进行连设之间通过总线进行连接的逻辑部件。接的逻辑部件。接口的典型功能：控制、接口的典型功能：控制、缓冲、状态、转换、整缓冲、状态、转换、整理、程序中断。理、程序中断。一个一个I/O接口模块的两个接口：接口模块的两个接口：一个同系统总线相连，采用一个同系统总线相连，采用并行方式，另外一个同设备并行方式，另外一个同设备相连，可能采用并行方式或相连，可能采用并行方式或是串行方式。是串行方式。图图6.8 I/O接口模块框图接口模块框图【例例2】利用串行方式传送字符（如图）利用串行方式传送字符（如图）每秒钟传送的比特（每秒钟传送的比特（bit）位数常称为波特率。）位数常称为波特率。问传送的波特率是多少

19、问传送的波特率是多少?每个比特位占用的时间是多少每个比特位占用的时间是多少?解：解：波特率为：波特率为：10位位120/秒秒=1200波特波特每个比特位占用的时间每个比特位占用的时间Td是波特率的倒数：是波特率的倒数：Td=1/1200=0.83310-3s=0.833ms假设数据传送速率是假设数据传送速率是120个字符个字符/秒，秒，每一个字符格式规定包含每一个字符格式规定包含10个比特位（起始位、停止位、个比特位（起始位、停止位、8个数据位），个数据位），6.3 总线的仲裁总线的仲裁连接到总线上的功能模块有主动和被动两种形态连接到总线上的功能模块有主动和被动两种形态其中主方可以启动一个总线

20、周期，而从方只能响应主方请求。其中主方可以启动一个总线周期，而从方只能响应主方请求。每次总线操作，只能有一个主方，但是可以有多个从方。每次总线操作，只能有一个主方，但是可以有多个从方。为了解决多个功能模块争用总线的问题，必须设置总线仲裁部件。为了解决多个功能模块争用总线的问题，必须设置总线仲裁部件。总线占用期：主方持续控制总线的时间总线占用期：主方持续控制总线的时间按照总线仲裁电路的位置不同，仲裁方式分为集中式和分布式两种。按照总线仲裁电路的位置不同，仲裁方式分为集中式和分布式两种。6.3.1 集中式仲裁集中式仲裁集中式仲裁有三种：集中式仲裁有三种：链式查询方式：链式查询方式：优点优点:用很少

21、几根线就能按一定优先次序实现总线控制用很少几根线就能按一定优先次序实现总线控制,且这种链式结构容易扩充设备且这种链式结构容易扩充设备缺点：是对询问链的电路故障很敏感，优先级固定。缺点：是对询问链的电路故障很敏感，优先级固定。离中央仲裁器最近的设备具有最高优先权，离总线控制器越远，优先权越低。离中央仲裁器最近的设备具有最高优先权，离总线控制器越远，优先权越低。计数器定时查询方式：计数器定时查询方式：总线上的任一设备要求使用总线时，通过总线上的任一设备要求使用总线时，通过BR线发出总线请求。线发出总线请求。中央仲裁器接到请求信号以后，在中央仲裁器接到请求信号以后，在BS线为线为“0”的情况下让计数

22、器开始计数，计的情况下让计数器开始计数，计数值通过一组地址线发向各设备。数值通过一组地址线发向各设备。每个设备接口都有一个设备地址判别电路，当地址线上的计数值与请求总线的设备每个设备接口都有一个设备地址判别电路，当地址线上的计数值与请求总线的设备地址相一致时，该设备地址相一致时，该设备 置置“1”BS线，获得了总线使用权，此时中止计数查询。线，获得了总线使用权，此时中止计数查询。每次计数可以从每次计数可以从“0”开始，也可以从中止点开发始。开始，也可以从中止点开发始。计数器的初值也可用程序来设置，这可以方便地改变优先次序计数器的初值也可用程序来设置，这可以方便地改变优先次序但这种灵活性是以增加

23、线数为代价的。可方便的改变优先级。但这种灵活性是以增加线数为代价的。可方便的改变优先级。如果从中止点开始，则每个设备使用总线的优级相等。如果从中止点开始，则每个设备使用总线的优级相等。如果从如果从“0”开始，各设备的优先次序与链式查询法相同，优先级的顺序是固定的。开始，各设备的优先次序与链式查询法相同，优先级的顺序是固定的。独立请求方式：独立请求方式：在独立请求方式中，每一个共享总线的设备均有一对总线请求线在独立请求方式中，每一个共享总线的设备均有一对总线请求线BRi和和总线授权线总线授权线BGi。当设备要求使用总线时，便发出该设备的请求信号。当设备要求使用总线时，便发出该设备的请求信号。总线

24、仲裁器中有一个排队电路，它根据一定的优先次序决定首先响应哪个总线仲裁器中有一个排队电路，它根据一定的优先次序决定首先响应哪个设备的请求，给设备以授权信号设备的请求，给设备以授权信号BGi。独立请求方式的优点是响应时间快。独立请求方式的优点是响应时间快。其次，对优先次序的控制相当灵活。其次，对优先次序的控制相当灵活。它可以预先固定，例如它可以预先固定，例如BR0优先级最高，优先级最高，BR1次之次之BRn最低最低也可以通过程序来改变优先次序；也可以通过程序来改变优先次序；还可以用屏蔽（禁止）某个请求的办法，不响应来自无效设备的请求。还可以用屏蔽（禁止）某个请求的办法，不响应来自无效设备的请求。因

25、此当代总线标准普遍采用独立请求方式。因此当代总线标准普遍采用独立请求方式。即确定优先响应的设备所花费的时间少即确定优先响应的设备所花费的时间少,用不着一个设备接一个设备地查询用不着一个设备接一个设备地查询返回返回6.3.2 分布式仲裁分布式仲裁分布式仲裁：分布式仲裁：不需要中央仲裁器，而是多个仲裁器竞争使用总线。不需要中央仲裁器，而是多个仲裁器竞争使用总线。当它们有总线请求时，把它们唯一的仲裁号发送到共享的仲裁总线当它们有总线请求时，把它们唯一的仲裁号发送到共享的仲裁总线上，每个仲裁器将仲裁总线上得到的号与自己的号进行比较。上，每个仲裁器将仲裁总线上得到的号与自己的号进行比较。如果仲裁总线上的

26、号大，则它的总线请求不予响应，并撤消它的仲裁号。如果仲裁总线上的号大，则它的总线请求不予响应，并撤消它的仲裁号。最后，获胜者的仲裁号保留在仲裁总线上。最后，获胜者的仲裁号保留在仲裁总线上。显然，分布式仲裁是以优先级仲裁策略为基础。显然，分布式仲裁是以优先级仲裁策略为基础。分布式仲裁示意图分布式仲裁示意图（1）所有参与本次竞争的各主设备将设备竞争号）所有参与本次竞争的各主设备将设备竞争号CN取反后打到仲裁总线取反后打到仲裁总线AB上，以实现上，以实现“线或线或”逻辑。逻辑。AB线低电平时表示至少有一个主设备的线低电平时表示至少有一个主设备的CNi为为1，（2）竞争时）竞争时CN与与AB逐位比较，

27、从最高位（逐位比较，从最高位（b7）至最低位（）至最低位（b0）以一维菊花）以一维菊花链方式进行，只有上一位竞争得胜者链方式进行，只有上一位竞争得胜者Wi+1位为位为1。当当CNi=1，或，或CNi=0且且ABi为高电平时，才使为高电平时，才使Wi位为位为1。若若Wi=0时，将一直向下传递，使其竞争号后面的低位不能送上时，将一直向下传递，使其竞争号后面的低位不能送上AB线。线。（3）竞争不到的设备自动撤除其竞争号。在竞争期间，由于）竞争不到的设备自动撤除其竞争号。在竞争期间，由于W位输入的作用，位输入的作用，各设备在其内部的各设备在其内部的CN线上保留其竞争号并不破坏线上保留其竞争号并不破坏A

28、B线上的信息。线上的信息。（4）由于参加竞争的各设备速度不一致，这个比较过程反复（自动）进行，才）由于参加竞争的各设备速度不一致，这个比较过程反复（自动）进行，才有最后稳定的结果。竞争期的时间要足够，保证最慢的设备也能参与竞争。有最后稳定的结果。竞争期的时间要足够，保证最慢的设备也能参与竞争。AB线高电平时表示所有主设备的线高电平时表示所有主设备的CNi为为0。6.4总线的定时和数据传送模式总线的定时和数据传送模式6.4.1 总线的定时总线的定时总线的信息传送过程：请求总线、总线仲裁、寻址、信息传送、状态返回。总线的信息传送过程：请求总线、总线仲裁、寻址、信息传送、状态返回。定时：事件出现在总

29、线上的时序关系。定时：事件出现在总线上的时序关系。1、同步定时：、同步定时：2、异步定时、异步定时【例例3】某某CPU采用集中式仲裁方式，使用独立请求与菊花链查询相结采用集中式仲裁方式，使用独立请求与菊花链查询相结合的二维总线控制结构。合的二维总线控制结构。每一对请求线每一对请求线BRi和授权线和授权线BGi组成一对菊花链查询电路。组成一对菊花链查询电路。每一根请求线可以被若干个传输速率接近的设备共享。每一根请求线可以被若干个传输速率接近的设备共享。当这些设备要求传送时通过当这些设备要求传送时通过BRi线向仲裁器发出请求，线向仲裁器发出请求，请分析说明图请分析说明图6.14所示的总线仲裁时序图

30、。所示的总线仲裁时序图。对应的对应的BGi线则串行查询每个设备，从而确定哪个设备享有总线控制权。线则串行查询每个设备，从而确定哪个设备享有总线控制权。解：从时序图看出，该总线采用异步定时协议。解：从时序图看出，该总线采用异步定时协议。当某个设备请求使用总线时，在该设备所属的请求线上发出申请信号当某个设备请求使用总线时，在该设备所属的请求线上发出申请信号BRi（1）。）。CPU按优先原则同意后给出授权信号按优先原则同意后给出授权信号BGi作为回答（作为回答（2）。）。BGi链式查询各设备，并上升从设备回答链式查询各设备，并上升从设备回答SACK信号证实已收到信号证实已收到BGi信号（信号（3）C

31、PU接到接到SACK信号后下降信号后下降BG作为回答（作为回答（4）。）。在总线在总线“忙忙”标志标志BBSY为为“0”情况该设备上升情况该设备上升BBSY，表示该设备获得了总线，表示该设备获得了总线控制权，成为控制总线的主设备（控制权，成为控制总线的主设备（5）。）。在设备用完总线后，下降在设备用完总线后，下降BBSY和和SACK（6）释放总线。释放总线。在上述选择主设备过程中，可能现行的主从设备正在进行传送。在上述选择主设备过程中，可能现行的主从设备正在进行传送。此时需等待现行传送结束，即现行主设备下降此时需等待现行传送结束，即现行主设备下降BBSY信号后（信号后（7），），新的主设备才能

32、上升新的主设备才能上升BBSY，获得总线控制权。，获得总线控制权。6.4.2 总线数据传送模式总线数据传送模式读、写操作：读、写操作：读操作是由从方到主方的数据传送读操作是由从方到主方的数据传送写操作是由主方到从方的数据传送。写操作是由主方到从方的数据传送。主方先以一个总线周期发出命令和从方地址，主方先以一个总线周期发出命令和从方地址，为了提高总线利用率，减少延时损失，为了提高总线利用率，减少延时损失，然后再重新竞争总线，完成数据传送总线周期。然后再重新竞争总线，完成数据传送总线周期。块传送操作：块传送操作：对于对于CPU（主方）（主方）存储器（从方）而言的块传送，常称为猝发式传送，存储器（从

33、方）而言的块传送，常称为猝发式传送，例如一个例如一个64位数据线的总线，一次猝发式传送可达位数据线的总线，一次猝发式传送可达256位。位。这在超标量流水中十分有用。这在超标量流水中十分有用。经过一定的延时再开始数据传送总线周期。经过一定的延时再开始数据传送总线周期。主方完成寻址总线周期后可让出总线控制权，以使其他主方完成更紧迫的操作。主方完成寻址总线周期后可让出总线控制权，以使其他主方完成更紧迫的操作。只需给出块的起始地址，然后对固定块长度的数据一个接一个地读出或写入。只需给出块的起始地址，然后对固定块长度的数据一个接一个地读出或写入。其块长一般固定为数据线宽度（存储器字长）的其块长一般固定为

34、数据线宽度（存储器字长）的4倍。倍。写后读、读修改写操作：写后读、读修改写操作：这是两种组合操作。这是两种组合操作。只给出地址一次（表示同一地址），或进行先写后读操作，只给出地址一次（表示同一地址），或进行先写后读操作，前者用于校验目的，后者用于多道程序系统中对共享存储资源的保护。前者用于校验目的，后者用于多道程序系统中对共享存储资源的保护。这两种操作和猝发式操作一样，主方掌管总线直到整个操作完成。这两种操作和猝发式操作一样，主方掌管总线直到整个操作完成。广播、广集操作广播、广集操作：一般而言，数据传送只在一个主方和一个从方之间进行。一般而言，数据传送只在一个主方和一个从方之间进行。但有的总线

35、允许一个主方对多个从方进行写操作，这种操作称为广播。但有的总线允许一个主方对多个从方进行写操作，这种操作称为广播。与广播相反的操作称为广集，与广播相反的操作称为广集，将选定的多个从方数据在总线上完成将选定的多个从方数据在总线上完成AND或或OR操作，用以检测多个中断源操作，用以检测多个中断源或进行先读后写操作。或进行先读后写操作。v演示过程演示过程6.5 HOST总线和总线和PCI总线总线6.5.1 多总线结构多总线结构高档高档PC机和服务器的主板总线框图。机和服务器的主板总线框图。该总线有该总线有CPU总线、系统总线、主存总线、前端总线等多种名称总线、系统总线、主存总线、前端总线等多种名称它

36、采用同步时序协议和集中式仲裁策略，并具有自动配置能力。它采用同步时序协议和集中式仲裁策略，并具有自动配置能力。HOST总线：总线：该总线有该总线有CPU总线、系统总线、主存总线、前端总线等多种名称，各总线、系统总线、主存总线、前端总线等多种名称，各自反映了总线功能的一个方面。自反映了总线功能的一个方面。这里称这里称“宿主宿主”总线，也许更全面，因为总线，也许更全面，因为HOST总线不仅连接主存，总线不仅连接主存，还可以连接多个还可以连接多个CPU。HOST总线：连接总线：连接“北桥北桥”芯片与芯片与CPU之间的信息通路，之间的信息通路，它是一个它是一个64位数据线和位数据线和32位地址线的同步

37、总线。位地址线的同步总线。32位的地址线可支持处理器位的地址线可支持处理器4GB的存储寻址空间。的存储寻址空间。总线上还接有总线上还接有L2级级cache，主存与，主存与cache控制器芯片。控制器芯片。后者用来管理后者用来管理CPU对主存和对主存和cache的存取操作。的存取操作。CPU拥有拥有HOST总线的控制权，但在必要情况下可放弃总线控制权。总线的控制权，但在必要情况下可放弃总线控制权。连接各种高速的连接各种高速的PCI设备。设备。PCI是一个与处理器无关的高速外围总线，又是至关重要的层间总线。是一个与处理器无关的高速外围总线，又是至关重要的层间总线。它采用同步时序协议和集中式仲裁策略

38、，并具有自动配置能力。它采用同步时序协议和集中式仲裁策略，并具有自动配置能力。PCI设备可以是主设备，也可以是从设备，或兼而有之。设备可以是主设备，也可以是从设备，或兼而有之。在在PCI设备中不存在设备中不存在DMA（直接存储器传送）的概念，这是因为（直接存储器传送）的概念，这是因为PCI总线支持无限的猝发式传送。总线支持无限的猝发式传送。传统总线上用传统总线上用DMA方式工作的设备移植到方式工作的设备移植到PCI总线上时，采用主设备工总线上时，采用主设备工作方式即可。作方式即可。系统中允许有多条系统中允许有多条PCI总线，它们可以使用总线，它们可以使用HOST桥与桥与HOST总线相连总线相连

39、LAGACY总线：总线：可以是可以是ISA，EISA，MCA等这类性能较低的传统总线等这类性能较低的传统总线以便充分利用市场上丰富的适配器卡，支持中、低速以便充分利用市场上丰富的适配器卡，支持中、低速I/O设备。设备。从而得以扩充从而得以扩充PCI总线负载能力总线负载能力也可使用也可使用PCI/PCI桥与已和桥与已和HOST总线相连的总线相连的PCI总线相连总线相连PCI总线：总线：在在PCI总线体系结构中有三种桥。总线体系结构中有三种桥。其中其中HOST桥又是桥又是PCI总线控制器，含有中央仲裁器。总线控制器，含有中央仲裁器。桥起着重要的作用，它连接两条总线，使彼此间相互通信。桥起着重要的作

40、用，它连接两条总线，使彼此间相互通信。桥是一个总线转换部件，可把一条总线的地址空间映射到另一条总线的地桥是一个总线转换部件，可把一条总线的地址空间映射到另一条总线的地址空间上，从而使系统中任意一个总线主设备都能看到同样的一份地址表址空间上，从而使系统中任意一个总线主设备都能看到同样的一份地址表桥本身的结构可以十分简单，如只有信号缓冲能力和信号电平转换逻桥本身的结构可以十分简单，如只有信号缓冲能力和信号电平转换逻辑，也可以相当复杂，如有规程转换、数据快存、装拆数据等。辑，也可以相当复杂，如有规程转换、数据快存、装拆数据等。6.5.2 PCI总线信号总线信号信号名称信号名称类型类型信号功能说明信号

41、功能说明CLKRST#Inin总线时钟线，提供同步时序基准，总线时钟线，提供同步时序基准，2.0版为版为33.3MHZ方波信号方波信号复位信号线复位信号线,强制所有强制所有PCI寄存器寄存器,排序器和信号到初始态排序器和信号到初始态AD310C/BE30#PARt/st/st/s地址和数据复用线地址和数据复用线.总线命令和字节有效复用线总线命令和字节有效复用线,地址期载地址期载4位总线命令位总线命令,数据期指示各字节是否有效数据期指示各字节是否有效奇偶校验位线奇偶校验位线,对对AD310 和和C/BE30#实施偶校验实施偶校验FRAME#s/t/s祯信号祯信号,当前主方驱动它有效以指示一个总线

42、业务的开始当前主方驱动它有效以指示一个总线业务的开始,并一直持续并一直持续,直到从方最后一次数据传送直到从方最后一次数据传送IRDY#s/t/s当前主方就绪信号当前主方就绪信号,表明写时数据已在表明写时数据已在AD线上线上,读时主方已准备好接收数据读时主方已准备好接收数据TRDY#s/t/s目标方就绪信号目标方就绪信号,表明写时目标方已准备好接收数据表明写时目标方已准备好接收数据,读时有效数据已在读时有效数据已在AD线上线上STOP#s/t/s停止信号停止信号,目标方要求主方中止当前总线业务目标方要求主方中止当前总线业务LOCK#s/t/s锁定信号锁定信号,指示总线业务的不可分割性指示总线业务

43、的不可分割性DEBSEL#s/t/s设备选择信号设备选择信号,目标设备被选中时驱动此信号目标设备被选中时驱动此信号,表明某个设备被选中表明某个设备被选中.IDSEL#In初始化设备选择初始化设备选择,读写配置空间时用作芯片选择读写配置空间时用作芯片选择REQ#GNT#t/st/s总线请求信号总线请求信号,潜在主方送往中央仲裁器潜在主方送往中央仲裁器总线授权信号总线授权信号,中央仲裁器送往主设备作为下一总线主方中央仲裁器送往主设备作为下一总线主方PERR#SERR#s/t/so/d奇偶错报告信号奇偶错报告信号系统错误报告信号系统错误报告信号,包括地址奇偶错和其它非奇偶错的系统严重错误包括地址奇偶

44、错和其它非奇偶错的系统严重错误s/t/s：表示一次只被一个拥有者驱动的抑制三态信号线：表示一次只被一个拥有者驱动的抑制三态信号线o/d：表示开路驱动，允许多个设备以线或方式共享此线：表示开路驱动，允许多个设备以线或方式共享此线PCI总线的基本传输机制是猝发式传送总线的基本传输机制是猝发式传送,利用桥可实现总线间的猝发式传利用桥可实现总线间的猝发式传送送写操作时，桥把上层总线的写周期先缓存起来，写操作时，桥把上层总线的写周期先缓存起来，读操作时，桥可早于上层总线，直接在下层总线上进行预读。读操作时，桥可早于上层总线，直接在下层总线上进行预读。无论延迟写和预读无论延迟写和预读,桥的作用可使所有的存

45、取都按桥的作用可使所有的存取都按CPU的需要出现在总线上的需要出现在总线上以后的时间再在下层总线上生成写周期，即延迟写。以后的时间再在下层总线上生成写周期，即延迟写。PCI总线信号线总线信号线必要引脚主控设备必要引脚主控设备49条条目标设备目标设备47条条可选引脚可选引脚51条（主要用于条（主要用于64位扩展、中位扩展、中 断请求、高速缓存支持等）断请求、高速缓存支持等）总引脚数总引脚数120条（包含电源、地、保留条（包含电源、地、保留 引脚等）引脚等）6.5.3 总线周期类型总线周期类型PCI总线周期由当前被授权的主设备发起。总线周期由当前被授权的主设备发起。PCI支持任何主设备和从设备之间

46、点到点的对等访问，也支持某些主设备的广播读写支持任何主设备和从设备之间点到点的对等访问，也支持某些主设备的广播读写存储器读存储器读/写总线周期写总线周期存储器写和使无效周期存储器写和使无效周期特殊周期特殊周期配置读配置读/写周期写周期C/BE#3210命令类型命令类型C/BE#3210命令类型命令类型00000001001000110100010101100111中断确认周期中断确认周期特殊周期特殊周期I/O读周期读周期I/O写周期写周期保留保留保留保留存储器读周期存储器读周期存储器写周期存储器写周期10001001101010111100110111101111保留保留保留保留配置读周期配置

47、读周期配置写周期配置写周期存储器多重读周期存储器多重读周期双地址周期双地址周期存储器读行周期存储器读行周期存储器写和使无效周期存储器写和使无效周期读命令类型读命令类型对于有对于有cache能力的存储器能力的存储器对于无对于无cache能力的存储器能力的存储器存储器读存储器读存储器读行存储器读行存储器多重读存储器多重读猝发式读取猝发式读取cache行的一半或更少行的一半或更少猝发长度为猝发长度为0.53个个cache行行猝发长度大于猝发长度大于3个个cache行行猝发式读取猝发式读取12个存储字个存储字猝发长度为猝发长度为312个存储字个存储字猝发长度大于猝发长度大于12个存储字个存储字6.5.

48、4 总线周期操作总线周期操作T1T2T3T4T5T6T7T8空闲期空闲期地址期地址期数据期数据期1数据期数据期2数据期数据期3空闲期空闲期等待等待等待等待等待等待图图6.17 读操作总线周期时序示例读操作总线周期时序示例FRAME#地址地址数据数据1数据数据2数据数据3字节有效（字节有效（BE）命令命令ADC/BE#IRDY#TRDY#DEVSEL#PCI总线周期的操作过程有如下特点：总线周期的操作过程有如下特点：（1）采用同步时序协议）采用同步时序协议总线时钟周期以上跳沿开始，半个周期高电平，半个周期低电平。总线时钟周期以上跳沿开始，半个周期高电平，半个周期低电平。总线上所有事件，即信号电平

49、转换出现在时钟信号的下跳沿时刻总线上所有事件，即信号电平转换出现在时钟信号的下跳沿时刻（2）总线周期由被授权的主方启动）总线周期由被授权的主方启动（3）一个总线周期由一个地址期和一个或多个数据期组成）一个总线周期由一个地址期和一个或多个数据期组成。在地址期内除给出目标地址外，还在在地址期内除给出目标地址外，还在C/BE#线上给出总线命令以指明总线周期类型线上给出总线命令以指明总线周期类型（4）地址期为一个总线时钟周期，一个数据期在没有等待状态下也是一个时钟周期）地址期为一个总线时钟周期，一个数据期在没有等待状态下也是一个时钟周期一次数据传送是在挂钩信号一次数据传送是在挂钩信号IRDY#和和TR

50、DY#都有效情况下完成，都有效情况下完成，（5）总线周期长度由主方确定）总线周期长度由主方确定在总线周期期间在总线周期期间FRAME#持续有效，但在最后一个数据期开始前撤除。持续有效，但在最后一个数据期开始前撤除。即以即以FRAME#无效后，无效后，IRDY#也变为无效的时刻表明一个总线周期结束。也变为无效的时刻表明一个总线周期结束。数据传送以猝发式传送为基本机制数据传送以猝发式传送为基本机制,单一数据传送反而成为猝发式传送的一个特例单一数据传送反而成为猝发式传送的一个特例PCI具有无限制的猝发能力，猝发长度由主方确定，没有对猝发长度加以固定限制具有无限制的猝发能力，猝发长度由主方确定，没有对