第8讲_主存储器.ppt

《第8讲_主存储器.ppt》由会员分享，可在线阅读，更多相关《第8讲_主存储器.ppt（33页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、计算机组成原理Principles of Computer Organization广义双语教学课程http:/211.64.192.109/skyclass25/青岛理工大学 校级精品课程http:/ 主主 存存 储储 器器Chapter 4 Main MemoryA word in memory is an entity of bits that move in and out of storage as a unit.A memory word is a group of 1s and 0s and may represent a number,an instruction code,o

2、ne or more alphanumeric characters,or any other binary-coded information.A group of eight bits is called a byte.随机(读写)存储器Random Access Memory(RAM)只读存储器Read Only Memory(ROM)PROM 可编程序只读存储器掩膜ROMEPROM 可擦除的可编程序只读存储器E2PROM 电可擦除的可编程序只读存储器Flash Memory 快闪存储器（电可擦除）保存信息的原理：双极型MOS型SRAM：触发器DRAM：MOS管的栅极电容。SRAMSta

3、tic RAM DRAMSRAMDynamic RAM 现代计算机的主存储器都是半导体存储器IC。半导体RAM在断电后数据会丢失，属于易失性易失性(Volatile)存储器只读存储器属于非易失性非易失性(Non-volatile)存储器。4.1 主存储器分类、技术指标和基本操作主存储器分类、技术指标和基本操作主存储器的可寻址的最小信息单位是1个存储字（存储单元）。1、存储容量存储容量 Memory Size/Capacity1M=220=1024K=210 K 1G=230=1024M=210 M 1T=240=210 G存储器的容量通常表示为：m字k位。例如，1个409632的存储器芯片的容

4、量就是 16 KB。存储单元 Memory Location 可寻址单元 Addressable Location地址空间 Address Space CPU的地址线容量单位：字节Byte，字Word，位bit。1 Byte=8 bit主存储器的主要技术指标主存储器的主要技术指标主存储器容量 SM=W l m=存储器字长每个存储体的字数并行工作的存储体个数主存储器用于暂时存储CPU当前正在使用的指令和数据。2、存取速度、存取速度 存取时间存取时间Ta（访问时间，Memory Access Time）由系统规定取决于存储器芯片从启动一次存储器操作到完成该操作所经历的时间。存储周期存储周期 Tm（

5、读写周期，读写周期，Memory Cycle Time）连续启动2次独立的存储器操作所间隔的最小时间。一般Tm TaBm是存储器被连续访问时可以提供的数据传输率（bit/s）主存带宽主存带宽Bm提高主存带宽的措施：缩短存取周期，增加存储字长W，增加存储体。Bm=W/Tm当总线宽度w与存储器字长W不一致时，Bm=w/Tm主存储器主存储器的基本操作基本操作处理器地址寄存器AR数据寄存器DR主存储器主存储器地址总线数据总线控制总线R/W主存储器主存储器的读写时序读写时序1存储器读的时序处理器把要访问的存储单元地址送上地址总线，发存储器读命令 存储器读周期 被选中的存储器芯片对地址译码，打开三态门将选

6、中的单元内容送上数据总线DB，处理器从DB读入数据。AddressData地址总线AB数据总线DB2存储器写的时序 处理器把要访问的存储单元地址送上地址总线AB，把要写的数据送上数据总线DB，发存储器写命令。被选中的存储器芯片对地址译码，将DB上的数据写入选中的存储单元。AddressData地址总线AB数据总线DB存储器写周期存储器芯片内部存储器芯片内部：地 Y0址 Y1译 Y2码 Y3器存储单元00存储单元01存储单元10存储单元11A0A1行地址译码 列地址译码 A0A1A3A2读写控制 I/ORow Address Column Address 44 存储矩阵0001101111100

7、100三态输出 地址线条数N，可寻址2N单元 半导体存储器芯片存储器芯片外部：（符号，引脚）SRAM芯片：ROM（PROM，EPROM，E2PROM）芯片：常见：8，4 常见：8 A0A19 1M4 RAM I/O0 I/O1 I/O2 I/O3 A0A10 2K8 ROMD0 D74.4 存储器的组成与控制存储器的组成与控制 单个存储器芯片的容量往往不能满足需要，用存储器容量的单个存储器芯片的容量往往不能满足需要，用存储器容量的扩展技术实现所要求容量的存储器。扩展技术实现所要求容量的存储器。（1）位扩展）位扩展（2）字扩展）字扩展存储器芯片的位数存储器芯片的位数K小于所设计的存储器的位数小于

8、所设计的存储器的位数N。存储器芯片的字数小于所设计的存储器的要求。存储器芯片的字数小于所设计的存储器的要求。用用L字字K位的存储器芯片构成位的存储器芯片构成L字字N位的存储器，位的存储器，用用L字字K位的存储器芯片构成位的存储器芯片构成M字字K位的存储器，位的存储器，存储器芯片数存储器芯片数=N/K 存储器芯片数存储器芯片数=M/L（4）与）与处理器处理器连接连接 如果处理器处理器有 等控制线控制线，在产生片选信号产生片选信号时必须用必须用到。要连接要连接处理器处理器的全部地址线和数据线。的全部地址线和数据线。存储系统一定是既有存储系统一定是既有RAM又有又有ROM。（3）字位扩展）字位扩展存

9、储器芯片的字数和位数都小于所设计的存储器的要求。存储器芯片的字数和位数都小于所设计的存储器的要求。用用L字字K位的存储器芯片构成位的存储器芯片构成M字字N位的存储器，位的存储器，需要（需要（M/L）（N/K）个存储器芯片。个存储器芯片。The main memory is the central storage unit in a computer system.存储器容量的扩展 I/O0 I/O1 I/O2 I/O3 64K4 RAM A0A15 D0D3D4 D7A0A15 I/O0 I/O1 I/O2 I/O3 64K4 RAM A0A15 （1）位扩展）位扩展例1：用64K4的RAM芯

10、片构成64K8的存储器。存储器芯片的地址线、片选线、读写控制线并联，数据线分别引出（2）字扩展）字扩展例2：用5124位的RAM芯片构成2k4位的存储器。将各个存储器芯片的地址线、数据线、读写控制线并联由片选线区分每个芯片的地址范围D3A8A0 I/O0 I/O1 I/O2 I/O3 5124 RAM A0A8 I/O0 I/O1 I/O2 I/O3 512 4 RAM A0A8 I/O0 I/O1 I/O2 I/O3 512 4 RAM A0A8 I/O0 I/O1 I/O2 I/O3 512 4 RAM A0A8 A9A10D0 2-4译码器A0A1（3）字位扩展）字位扩展用用L字字K位的

11、存储器芯片构成位的存储器芯片构成MN的存储器，需要的存储器，需要（M/L）（N/K）个存储器芯片。个存储器芯片。片选信号片选信号 由高位地址译码产生。由高位地址译码产生。低位地址直接与存储器芯片的地址线连接。低位地址直接与存储器芯片的地址线连接。例例3 3：用：用1K4位的位的RAM芯片构成芯片构成2K8位的位的RAMRAM and ROM are connected to a CPU through the data and address buses.The low-order lines in the address bus select the byte within the chip

12、s and other lines in the address bus select a particular chip through its chip select inputs.The more chips that are connected,the more external decoders are required for selection among the chips.A9A0A10A11D7D4D3D0I/O0 I/O1 I/O2 I/O3 10244 RAM A0A9 I/O0 I/O1 I/O2 I/O3 10244 RAM A0A9 I/O0 I/O1 I/O2

13、I/O3 10244 RAM A0A9 I/O0 I/O1 I/O2 I/O3 10244 RAM A0A9 A0 A1 2-4译码器用1K4位的RAM芯片构成2K8位的RAM（4）与）与CPU连接连接如果如果CPU有有 等控制线等控制线，在产生片选信号时必须要用到产生片选信号时必须要用到。存储系统一定是既有存储系统一定是既有RAM又有又有ROM。注意：注意：CPU的地址总线和数据总线的线数。的地址总线和数据总线的线数。ROM的输出允许信号的输出允许信号 。Most of the main memory in a general-purpose computer is made up of R

14、AM integrated circuit chips,but a portion of the memory may be constructed with ROM chips.ROM is used for storing programs that are permanently resident in the computer and for tables of constants that do not change in value once the production of the computer is completed.例：CPU字长16位，有8条数据线，15条地址线，等

15、控制线。存储器按字节编址。要求用8K4 bit的RAM芯片和8K8 bit的ROM芯片组成16KB的ROM和8KB的RAM。ROM的起始地址0000H，RAM的起始地址6000H。说明该计算机的地址空间、实存容量、ROM和RAM的地址范围分别是多少？计算RAM和ROM芯片数，说明应该选用什么译码器。画出CPU和存储系统的电路连接图。解：解：CPU有有15条地址线，条地址线，地址空间地址空间=215=32K RAM芯片数芯片数=（8K8）/（8K4）=2 CPU和存储系统的电路连接图：和存储系统的电路连接图：实存容量实存容量=ROM容量容量+RAM容量容量=16 KB+8KB=24KB16KB的

16、的ROM区的地址范围是区的地址范围是 0000H3FFFH。RAM区的地址范围是区的地址范围是 6000H7FFFH。要求用8K4 bit的RAM芯片和8K8 bit的ROM芯片组成16KB的ROM和8KB的RAMROM芯片数芯片数=（16K8）/（8K8）=28K字的存储器芯片有字的存储器芯片有13条条地址线，地址线，CPU有有15条地址线，条地址线，地地址址译译码码器器要要对对1513=2 条条地地址址线线译译码码，所所以以应应该该用用2-4译码器。译码器。A14 A13 A12 A0 CPU D0 D7 2-4 译 码A1 器A0A0 A12 8K4 RAMD0 D3 A0 A12 8K

17、8 ROMD0 D7 A0 A12 8K4RAMD0 D3 A0 A12 8K8 ROMD0 D7 1动态存储器 Dynamic RAM Dynamic random access memory(DRAM)is a type of random access memory that stores each bit of data in a separate capacitor within an integrated circuit.The advantage of DRAM is its structural simplicity:only one transistor and a capa

18、citor are required per bit,compared to six transistors in SRAM.This allows DRAM to reach very high density.DRAM芯片的集成度高集成度高，容量大容量大，速度不高速度不高（50100ns），功耗低功耗低，价格低价格低。Since real capacitors leak charge,the information eventually fades unless the capacitor charge is refreshed periodically.1动态存储器芯片动态存储器芯片 D

19、ynamic random access memory is produced as integrated circuits(ICs)bonded and mounted into plastic packages with metal pins for connection to control signals and buses.为了进一步降低芯片的封装成本，还设法减少芯片的减少芯片的引脚数引脚数。采用采用地址线复用地址线复用和和多字多字1位位等方法。将地址分两次送入存储器等方法。将地址分两次送入存储器芯片，内部有行地址锁存和列地址锁存电路。芯片，内部有行地址锁存和列地址锁存电路。行地址译

20、码 列地址译码 A0A1行地址锁存 列地址锁存DRAM芯片：A0A12 64M1 DRAMI/O 常见：1,8 动态存储器的存储控制比较复杂，需要由外部电路提供行地址和列地址，以及控制刷新。DIP（Dual in-line Package）SIPP（Single In-line Pin Package）SIMM 30 pinSIMM 72 pinDIMM(168-pin)DDR DIMM(184-pin)DRAM packagingSingle In-line Memory ModuleDual In-line Memory Module 的下降沿把行地址送入存储芯片内的行地址锁存器，的下降沿

21、把列地址送入存储芯片内的列地址锁存器。DRAM芯片的工作方式有：读工作方式，写工作方式，读-改写工作方式，页面工作方式，刷新工作方式。其中，页面工作方式是在行地址锁存后保持 。不断变化列地址和 ，就可以在行地址不变的情况下对某一行的所有单元连续地进行读/写。页面工作方式使得存储器有批写入和批读出能力，提高了存储器的速度。列地址行地址AB2动态存储器的刷新动态存储器的刷新 Refresh MOS管的栅极电容容量很小，绝缘电阻不够大，经过一段时间后电荷逐渐泄漏，使保存的信息丢失。为了不丢失数据，必须及时对保存的信息进行刷新。在芯片内部把存储单元的内容读出来再写回去，信息不出现在数据总线上。DRAM

22、芯片通常采用定时逐行刷新。芯片通常采用定时逐行刷新。刷新周期一般为刷新周期一般为2ms。动态存储器 Dynamic RAM 行地址相同的各列存储单元0110110010100110100100112动态存储器的刷新 Refresh 集中刷新集中刷新 在一个刷新周期内，用一段固定的时间，连续对存储器的所在一个刷新周期内，用一段固定的时间，连续对存储器的所有行逐一刷新，在此期间内停止有行逐一刷新，在此期间内停止CPU和其他主设备对存储器的读和其他主设备对存储器的读写。写。例如，例如，1个存储器有个存储器有1024行，存储周期为行，存储周期为200ns。刷新一次需刷新一次需204.8s。在在2ms内

23、还有内还有1795.2s的时间可用于存储器读写。的时间可用于存储器读写。t刷新周期刷新周期刷新刷新刷新刷新 集中刷新方式的缺点：在刷新期间不能访问存储器，有时会集中刷新方式的缺点：在刷新期间不能访问存储器，有时会影响影响CPU工作。工作。分布式刷新分布式刷新在在2ms时间内分散地将各行刷新一遍，每隔时间内分散地将各行刷新一遍，每隔t时间刷新一行时间刷新一行。t=刷新周期刷新周期/存储器行数存储器行数动态存储器一般分为动态存储器一般分为128行，所以行，所以t=2ms/128=15.625stt刷新周期刷新周期2动态存储器的刷新 Refresh 存储控制电路依次产生行地址，并发出刷新请求信号。在

24、存储控制电路依次产生行地址，并发出刷新请求信号。在DRAM芯片内，所有行地址相同的存储单元同时进行刷新。芯片内，所有行地址相同的存储单元同时进行刷新。微处理机芯片一般都有动态存储器刷新控制功能，产生行微处理机芯片一般都有动态存储器刷新控制功能，产生行地址和刷新控制信号。地址和刷新控制信号。行地址 0000000该行所有的列存储单元同时被刷新000000111111101111111该行所有的列存储单元同时被刷新该行所有的列存储单元同时被刷新该行所有的列存储单元同时被刷新2动态存储器的刷新 Refresh 在组成计算机的存储系统时往往需要增加一些控制电路。如，地址多路转换，地址选通，刷新控制，读

25、/写控制逻辑，地址保护，Wait/Ready信号，等。地址地址/数据线复用数据线复用 某些CPU采用地址/数据线复用技术。将低N位地址总线与N位的数据总线复用。访存时，先用地址总线输出高N位地址，用数据总线输出低N位地址，需要附加电路将低N位地址锁存。然后，将N位的地址/数据线转换为数据总线。行地址和列地址复用行地址和列地址复用 某些大容量的存储芯片为了减少芯片引脚数，将地址分两次送入存储芯片内。存储芯片内有相应的行地址和列地址锁存器。Wait/Ready信号信号 存储器芯片内部一般不能提供Wait/Ready信号，必须由外部电路(存储器控制/总线控制)产生。存储控制存储控制1.单体多字系统单

26、体多字系统 程序和数据在存储器内一般是连续存放的。如果每次访存，程序和数据在存储器内一般是连续存放的。如果每次访存，用一个地址，能够一次取出用一个地址，能够一次取出N条指令条指令/数据，就相当于把存储器的数据，就相当于把存储器的速度提高了速度提高了N倍。倍。单体多字技术是使存储器字长是指令单体多字技术是使存储器字长是指令/数据字长的数据字长的N倍。在倍。在每个存储单元中存放每个存储单元中存放N个数据字个数据字/指令字。指令字。单体多字技术要求数据总线和单体多字技术要求数据总线和CPU内的数据寄存器也是内的数据寄存器也是N倍倍字长的。字长的。字0字1字2字3地址0000地址0001地址0010字

27、4字5字6字7字8字9字10字112.多体并行系统多体并行系统 大容量的主存储器可以由多个存储体组成。每个存储体都有大容量的主存储器可以由多个存储体组成。每个存储体都有自己的读写控制线路、地址寄存器和数据寄存器，称为自己的读写控制线路、地址寄存器和数据寄存器，称为“存储模存储模块块”。多模块存储器可以实现重叠或交叉存取。多模块存储器可以实现重叠或交叉存取。在在M个模块上交叉编址称为模个模块上交叉编址称为模M交叉编址。交叉编址。M一般为一般为2m，也也有有M是质数的。是质数的。高位交叉编址用于扩展存储空间高位交叉编址用于扩展存储空间或划分程序可访问划分程序可访问的地址空间地址空间。低位交叉编址用

28、于解决低位交叉编址用于解决CPU速度高速度高、存储器速度低存储器速度低的矛盾矛盾。Homework4-1,3,4,5,6,7，实验安排实验安排第第3、4、9周，星期三下午周，星期三下午7-8节节第第6、8、10周，星期一下午周，星期一下午7-8节节The total memory capacity of a computer can be visualized as being a hierarchy of components.The memory hierarchy system consists of all storage devices employed in a computer

29、system from the slow but high-capacity auxiliary memory to a relatively faster main memory,to an even smaller and faster cache memory accessible to the high-speed processing logic.下次课讲第下次课讲第5章章Double Data Rate(DDR)SDRAMDouble data rate(DDR)SDRAM was a later development of SDRAM,used in PC memory beg

30、inning in 2000.DDR2 SDRAM was originally seen as a minor enhancement(based upon the industry standard single-core CPU)on DDR SDRAM that mainly afforded higher clock speeds and somewhat deeper pipelining.However,with the introduction and rapid acceptance of the multi-core CPU in 2006,it is generally

31、expected in the industry that DDR2 will revolutionize the existing physical DDR-SDRAM standard.Further,with the development and introduction of DDR3 SDRAM in 2007,it is anticipated DDR3 will rapidly replace the more limited DDR and newer DDR2.SDRAM（Synchronous Dynamic RAM）在一个时钟周期内只传输一次数据，它是在时钟的上升沿进行数据传输；而DDR内存则是一个时钟周期内传输两次数据，能够在时钟的上升沿和下降沿各传输一次数据，因此称为双倍速率同步动态随机存储器。