计算机组成原理(华科)chap4.ppt

《计算机组成原理(华科)chap4.ppt》由会员分享，可在线阅读，更多相关《计算机组成原理(华科)chap4.ppt（161页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第四章第四章 存储系统存储系统本章本章主要内容：主要内容：存储系统的组成存储系统的组成存储单体的工作原理存储单体的工作原理(动态和静态动态和静态)如何由存储单体构成存储器如何由存储单体构成存储器存储器的扩充存储器的扩充(含不连续地址空间的存储器扩充含不连续地址空间的存储器扩充)如果提高存储系统的访问速度如果提高存储系统的访问速度-高速存储器高速存储器(Cache)回答为什么要使用模块化程序设计（不用回答为什么要使用模块化程序设计（不用Goto语句）语句）虚拟存储器虚拟存储器(解决内存容量不足的问题解决内存容量不足的问题)外外存储存储(磁盘存储磁盘存储)网络存储网络存储 本章学时本章学时 12

2、14一、存储器的概述一、存储器的概述1、存储器的分类、存储器的分类：从不同的角度进行从不同的角度进行1)按存储介质分：按存储介质分：半导体半导体 磁性材料磁性材料 光光 纸纸2)按存储方式分：按存储方式分：随机存储器：可按地址访问且访问时随机存储器：可按地址访问且访问时 间与单元的物理位置无关间与单元的物理位置无关 顺序存储器顺序存储器：存储时间与单元的物理：存储时间与单元的物理 位置有关位置有关 磁盘是半顺序和半随机设备磁盘是半顺序和半随机设备 3)按读写方式分按读写方式分:RAM:Random Access Memory ROM:Read Only Memory永久性：永久性：与是否断电无

3、关与是否断电无关非永久性：断电后信息消失非永久性：断电后信息消失4)按信息的可保存性按信息的可保存性5)按在计算机系统中所起的作用按在计算机系统中所起的作用:控制存储器控制存储器(CM or CS)CPU中的中的CacheCPU 外面的外面的 Cache主存主存辅存辅存2、计算机中存储系统的分级结构、计算机中存储系统的分级结构1)分级结构的提出分级结构的提出人们的追求人们的追求:大容量、快速度、低价格大容量、快速度、低价格2)分级结构分级结构CPUCACHE主存主存辅助存储器辅助存储器最后的效果最后的效果(左向右看左向右看)：Cache的速度，辅存的容量和价格的速度，辅存的容量和价格3)存储分

4、级的理论基础存储分级的理论基础 ！程序的局部性原理程序的局部性原理,又包括又包括:时间局部性：时间局部性：现在被访问的指令在不久的将来还将再次现在被访问的指令在不久的将来还将再次 被访问。被访问。12345时间局部性的程序结构体现：时间局部性的程序结构体现：循环循环空间局部性：空间局部性：现在访问指令现在访问指令2，下一次访问的指令在，下一次访问的指令在2的附近。的附近。空间局部性的程序结构体现：空间局部性的程序结构体现：顺序顺序3、主存的常用技术指标、主存的常用技术指标存储容量指标：存储器所能存储的二进制信息的位数存储容量指标：存储器所能存储的二进制信息的位数.速度指标：速度指标：(1)存取

5、时间存取时间(存储器访问时间存储器访问时间)启动存取操作到操作完成所经历的时间启动存取操作到操作完成所经历的时间 (2)存储周期存储周期(读写周期读写周期)：对存储器进行连续两次存取操作所需的最短时间间隔。存储器在对存储器进行连续两次存取操作所需的最短时间间隔。存储器在一次存取操作后需要一定的恢复时间一次存取操作后需要一定的恢复时间.因此因此,该时间一般大于存取时间该时间一般大于存取时间.(3)存储器带宽：存储器带宽：单位时间内存储器所存取的信息位，也称存储器的数据传输率单位时间内存储器所存取的信息位，也称存储器的数据传输率.即存储器总线宽度即存储器总线宽度/存储周期存储周期,单位为位单位为位

6、/秒秒 二、随机存储器二、随机存储器1、SRAM-Static Random Access Memory1)基本存储单元基本存储单元-存放一位二进制信息的电路存放一位二进制信息的电路2)SRAM存储单元结构及其工作原理存储单元结构及其工作原理工作管：工作管：T1、T2负载管：负载管：T3、T4门控门控管：管：T5、T6 T7、T8Source:源极源极 Drain：漏极：漏极Gate：栅极栅极衬底一般与衬底一般与S极相连，与极相连，与G极之间绝缘，大多数情极之间绝缘，大多数情况下况下S和和D可互换可互换写写过程过程行选通行选通 T5、T6 通通A与与 D 连通连通列选通列选通 T7、T8 通通

7、 B与与 D 连通连通写写1的过程的过程D=1 A=1 T2 通通B=0 T1 截止截止D=0 B=0 T1截止截止A=1 T2通通此时此时,T1、T2形成了稳态，形成了稳态，A=1、B=0写写0的过程的过程D=0 A=0 T2截止截止B=1 T1通通D=1 B=1 T1 通通A=0 T2 截止截止此时，此时，T1、T2形成了稳态，形成了稳态，B=1、A=0即：六管静态存储单元是以即：六管静态存储单元是以T1和和T2构成的稳定互锁态保存信息构成的稳定互锁态保存信息读读过程过程行选通行选通 T5、T6 通通A与与 D 连通连通列选通列选通 T7、T8 通通 B与与 D 连通连通读读1的过程的过程

8、若原来保存的是若原来保存的是1，则此时，则此时，D=1、D=0，D和和D外接外接一个读出放大器，放一个读出放大器，放大器中的电流从大器中的电流从D流向流向D，表示读出为表示读出为1读读0的过程的过程若原来保存的是若原来保存的是0，则此时，则此时，D=0、D=1，D和和D外接一个读出放大器，放外接一个读出放大器，放大器中的电流从大器中的电流从D 流向流向 D，表示读出为表示读出为0读出的读出的内容是通过外接在内容是通过外接在D和和D之间电流放大器中的电流的之间电流放大器中的电流的方向来判断的方向来判断的 对于存储器而言，除了读、写状态外，还有什么状态对于存储器而言，除了读、写状态外，还有什么状态

9、？保持状态保持状态a.此时此时X和和Y地址地址(行选和列选行选和列选)都处于浮空状态。都处于浮空状态。b.原保持的信息，使原保持的信息，使T1、T2 处处于稳定的互锁状态，无论是于稳定的互锁状态，无论是保存的保存的1或或0，两只工作管总，两只工作管总有一只要饱和导通。有一只要饱和导通。c.工作管导通所需要的工作电工作管导通所需要的工作电流将由负载管流将由负载管T3或或T4承担。承担。3)SRAM存储器的组成存储器的组成由上图由上图知知,SRAM存储器由下列部件构成存储器由下列部件构成:存储体存储体:存储单元的集合存储单元的集合 地址译码器：把二进制表示的地址地址译码器：把二进制表示的地址 转换

10、成输出电位，转换成输出电位，驱驱 动相应的读动相应的读 写电路写电路,选择所需的存储单元。选择所需的存储单元。驱动器：驱动器：I/O电路：电路：控制选中单元的读控制选中单元的读/写和信号放大。写和信号放大。片选与读片选与读/写控制电路：写控制电路：用于存储器的扩容。用于存储器的扩容。输出驱动电路：输出驱动电路：用于多片输出的互连或与双向数用于多片输出的互连或与双向数 据总线的连接。据总线的连接。4)双译码结构分析双译码结构分析什么是双译码什么是双译码?将来自将来自CPU的地址线分行和列分别送到两个移码器进行移码的地址线分行和列分别送到两个移码器进行移码.双双译译码码的优点的优点能够大大减少移码

11、输出线能够大大减少移码输出线以以 12 位地址为例进行说明位地址为例进行说明:单单译译码时码时,12 位地址位地址译译码输出的状态线为码输出的状态线为212=4096根根双双译译码时码时,设分为设分为 X译译码和码和 Y译译码码,各输入各输入 6 位位 则则译译码输出的状态线总数为码输出的状态线总数为 26+26=128 根根显然显然,地址线的位数越多地址线的位数越多,采用双译码的效果越明显。采用双译码的效果越明显。对于小容量的存储器，可以采用单译码；对于大容量的存储器，对于小容量的存储器，可以采用单译码；对于大容量的存储器，则必须采用双译码。则必须采用双译码。5)译码结构与存储器中存储单元的

12、组织译码结构与存储器中存储单元的组织采用不同的采用不同的译译码结构，与存储体当中存储单元的排列有关码结构，与存储体当中存储单元的排列有关回顾存储单元的结构，其中有行、列地址，只有两者都选中，回顾存储单元的结构，其中有行、列地址，只有两者都选中，该单元才会被选中。该单元才会被选中。单单译译码的存储器组织：码的存储器组织：存储单元存储单元存储单元存储单元存储单元存储单元存储单元存储单元译 码器双双译译码器的组织：码器的组织：X译译码码器器Y译码器译码器存储单元存储单元存储单元存储单元存储单元存储单元存储单元存储单元MN=16 1的存储器的内部结构的存储器的内部结构X译译码码器器Y 译译 码码 器器

13、D0X译译码码器器 Y 译译 码码 器器MN=16 4的存储器的内部结构的存储器的内部结构D3D2D1D06)静态存储器距离静态存储器距离6116读出逻辑：读出逻辑：CS=0.OE=0,WE=1写入逻辑：写入逻辑：CS=0.OE=1,WE=0高阻：高阻：CS12、动态存储器、动态存储器-DRAM构成构成 工作管：工作管：T1、T2 门控管：门控管：T5、T6、T7、T8 信息的保存：分布电容信息的保存：分布电容C1、C2上的电荷上的电荷写操作：基本步骤同六管静态单元写操作：基本步骤同六管静态单元 写写1 A=1 对对C2充电，充电，T2导通导通 B=0 对对C1放电，放电，T1截止截止 A=0

14、 对对C2放电，放电，T2截止截止 B=1 对对C1充电，充电，T1导通导通 写写0读操作读操作通过通过T9 T10给给D线和线和D线上的线上的分布电容分布电容CD、CD预预充电充电其结果是使上述两电容均达到电源电压其结果是使上述两电容均达到电源电压读出信息：读出信息：X有效有效 T5、T6 通通 Y有效有效 T7、T8 通通 若原存若原存1则则CD 上的电荷经上的电荷经T2泄漏泄漏 D=0而而CD只向只向C2微充电微充电 D=1 有有D到到D的电流，即读出的为的电流，即读出的为“1”若若原来存放的为原来存放的为0，则读出的过程正好相反。，则读出的过程正好相反。还需要什么状态？还需要什么状态？

15、刷新操作刷新操作 需要刷新的原因：需要刷新的原因：保存信息的电容保存信息的电容C1、C2上的电荷维持的时间有限上的电荷维持的时间有限(一般一般2ms)。刷新原理：对刷新原理：对C1、C2充电充电 只给字线只给字线 T5、T6导导通通 CD对对C2充电充电 或或CD对对C1充电。充电。即刷新是按即刷新是按行行进行，因此，必须知道动态存储器的内部行列结构。进行，因此，必须知道动态存储器的内部行列结构。一次刷新是一次不完全的读操作。刷新地址由刷新计数器给出。一次刷新是一次不完全的读操作。刷新地址由刷新计数器给出。三种三种刷新方式（设刷新周期为刷新方式（设刷新周期为2ms，存储矩阵采用存储矩阵采用12

16、8128结结构，存储体的读构，存储体的读/写周期为写周期为0.5 s）集中式刷新：集中式刷新：将将2ms的读写周期分成的读写周期分成2000/0.5=4000个读写时间段。前面个读写时间段。前面4000-128=3872个读写时间段用于读个读写时间段用于读/写，后面写，后面128个读写时间个读写时间段用于刷新，在此阶段，不允许进行读写操作，故称为死时间段用于刷新，在此阶段，不允许进行读写操作，故称为死时间.3872个读写周期个读写周期 128个刷新周期个刷新周期采用集中刷新的存储器平均读写周期采用集中刷新的存储器平均读写周期T=2ms/(4000 128)=0.5165 s分散刷新分散刷新将将

17、每一个存储周期分成两部分，前一部分为读每一个存储周期分成两部分，前一部分为读/写时间段，写时间段，后一部分为刷新时间段，对于本例的实际则是存储器的读写后一部分为刷新时间段，对于本例的实际则是存储器的读写周期变成了周期变成了1 s，其中前其中前 0.5 s为读为读/写时间，写时间，0.5 s为为刷新时刷新时间。间。2000个读写周期个读写周期 T=1 s异步刷新异步刷新是是集中刷新和分散刷新的结合，将集中刷新和分散刷新的结合，将2ms分成分成128个时间段，个时间段，每段的时间为每段的时间为 2000/128=15.5 s，再将每段时间分成两再将每段时间分成两部分，其中前面的部分，其中前面的15

18、 s用于读写，最后的用于读写，最后的0.5 s用于刷新。用于刷新。15.5 s15.5 sT=2ms/(4000 128)=0.5165 s三种三种刷新方式的比较：刷新方式的比较：集中刷新：用于高速存储器中，但存在死时间集中刷新：用于高速存储器中，但存在死时间分散刷新：虽然不存在死时间，但大大降低了存储体分散刷新：虽然不存在死时间，但大大降低了存储体 的速度的速度异步刷新：异步刷新：既不存在死时间，也保持了存储体的高速特性既不存在死时间，也保持了存储体的高速特性关于动态存储器刷新的几点说明：关于动态存储器刷新的几点说明：不同材料不同生产工艺的动态存储器的刷新周期不同，常见的有不同材料不同生产工

19、艺的动态存储器的刷新周期不同，常见的有2ms、4ms、8ms，刷新时间间隔不能超过刷新周期。刷新时间间隔不能超过刷新周期。要知道存储体的行、列结构，即行译码器输出的线数，因为，刷要知道存储体的行、列结构，即行译码器输出的线数，因为，刷新是按照行进行的。当存储器是由若干单体构成时，以新是按照行进行的。当存储器是由若干单体构成时，以单体的容单体的容量为计算的依据量为计算的依据，同时考虑，同时考虑双译码的原则双译码的原则。如由如由256K的存储体构成的存储体构成2M的存储器。行为的存储器。行为29，若由，若由512K的单体的单体构成，则行可以是构成，则行可以是29或或210，但要说明。，但要说明。刷

20、新地址是由专门的器件刷新地址是由专门的器件-刷新地址计数器给出的。刷新地址计数器给出的。动动态存储器举例态存储器举例 64K 1 存储体存储体:需需16位地址，由位地址，由 4 个个 128 128 的存储阵列构成；的存储阵列构成；地址锁存器地址锁存器:2164A 采用双译码方式，受封装限制，采用双译码方式，受封装限制，16 位地址信息通位地址信息通过同一组引脚分两次送入，故在芯片内部需要能保存过同一组引脚分两次送入，故在芯片内部需要能保存 8 位地址信息的地位地址信息的地址锁存器；址锁存器；1/4I/O 门电路：门电路：由行、列地址信号的最高位控制，能从相应的由行、列地址信号的最高位控制，能

21、从相应的 4 个存个存储矩阵中选择一个进行输入输出操作；储矩阵中选择一个进行输入输出操作；数据输入缓冲器数据输入缓冲器 用以暂存输入的数据；用以暂存输入的数据；数据输出缓冲器数据输出缓冲器 用以暂存要输出的数据；用以暂存要输出的数据；行、列时钟缓冲器：行、列时钟缓冲器：用以协调行、列地址的选通信号；用以协调行、列地址的选通信号；写允许时钟缓冲器：写允许时钟缓冲器：用以控制芯片的数据传送方向；用以控制芯片的数据传送方向；128 读出放大器：读出放大器：4 个个 128 读出放大器接收由行地址选通的读出放大器接收由行地址选通的 4 128 个存储单元的信息，经放大后，再个存储单元的信息，经放大后，

22、再写回写回原存储单元原存储单元,实现刷新实现刷新.1/128 行、列译码器：行、列译码器：分别用来接收分别用来接收 7 位的行、列地址，经译码后，位的行、列地址，经译码后，从从 128 128 个存储单元中选择一个确定的存储单元，以便对其进行读个存储单元中选择一个确定的存储单元，以便对其进行读/写操作。写操作。:行地址选通信号输入引脚，低电平有效，行地址选通信号输入引脚，低电平有效，兼作芯片选择兼作芯片选择信号。信号。当为低电平时，表明芯片当前接收的是行地址；当为低电平时，表明芯片当前接收的是行地址；RASCAS：列地址选通信号输入引脚，低电平有效，表明当前正：列地址选通信号输入引脚，低电平有

23、效，表明当前正在接收的是列地址在接收的是列地址(此时此时 行选择行选择 应保持为低电平应保持为低电平)SRAM和DRAM的主要区别种类种类SRAMDRAM访问速度访问速度快快慢慢刷新电路刷新电路不需要不需要需要需要使用场合使用场合高速缓存、嵌入式高速缓存、嵌入式系统系统系统微机内存系统微机内存价格价格高高低低3、只读存储器、只读存储器 相对相对RAM而言，只能读，不能而言，只能读，不能写写，芯片上没有，芯片上没有R/W 引脚引脚 具有不易失性具有不易失性 有不同的类型有不同的类型 1）掩膜式的）掩膜式的ROM2)一次编程一次编程-PROM（熔丝工艺熔丝工艺)1 1 1 11 0 1 03)多次

24、可编写程多次可编写程 可可根据用户的需要根据用户的需要,修改修改ROM中的内容中的内容?根据修改的方式不同根据修改的方式不同,又可分为不同的类型又可分为不同的类型:Electrically-Erasable Programmable Read-Only Memory(E2PROM)电可擦除电可擦除ROM 可在线读和在线写可在线读和在线写,但断电后其中的内容不丢失但断电后其中的内容不丢失Reprogrammable read-only memory(RPROM)用光用光(紫外线紫外线)来擦除来擦除ROM中的内容中的内容 四、信息存储及存储器编址四、信息存储及存储器编址1）存储字长与数据字长的概念

25、）存储字长与数据字长的概念 存储字长：主存的一个存储单元所包含的二进制位数存储字长：主存的一个存储单元所包含的二进制位数 数据字长数据字长(字长字长)：计算机一次能处理的二进制数的位数：计算机一次能处理的二进制数的位数2)目前大多数计算机的主存采用按字节编址目前大多数计算机的主存采用按字节编址,而计算机的字长又包而计算机的字长又包含多个字节含多个字节,如如16位字长、位字长、32位字长和位字长和64位字长，所包含的字节位字长，所包含的字节数分别为数分别为2、4、8。3)大端大端(big-endian)和小端和小端(little-endian)数据存放方式数据存放方式 big-endian:最高

26、字节最高字节地址地址(最左边最左边)作为作为字地址字地址(正常存放方式正常存放方式)MSBLSB0 1 2 3字节地址字节地址4 5 6 7字地址字地址04 little-endian:最低字节最低字节地址地址(最右边最右边)作为作为字地址字地址MSBLSB0 1 2 3字节地址字节地址4 5 6 7字地址字地址04 68000 采用大端采用大端,Intel采用小端，采用小端，ARM两者都支持两者都支持 (兼容性问兼容性问题题)4)大端大端(big-endian)和小端和小端(little-endian)数据存放方式数据存放方式 应用举应用举例例设某程序执行前设某程序执行前r0=0 x 112

27、23344执行下列指令：执行下列指令：r1=0 x100 STR r0,r1 LDRB r2,r1执行后：执行后：小端模式下：小端模式下：r2=0 x44大端模式下：大端模式下：r2=0 x11)字节编址的存储器按边界对齐数据存放方法字节编址的存储器按边界对齐数据存放方法 若数据字长若数据字长32位，存储字长位，存储字长64位。则半字长位。则半字长16位，双字长位，双字长64位位 边界对齐的数据存放如下图所示。边界对齐的数据存放如下图所示。双字数据的起始地址的最末三位为双字数据的起始地址的最末三位为000（8字节的整数倍）字节的整数倍）,表示表示访问一个访问一个64位字长的字位字长的字,如果要

28、访问其中的某字节或半字则用低如果要访问其中的某字节或半字则用低三位中的部分位来选择三位中的部分位来选择.单字数据的起始地址的最末二位为单字数据的起始地址的最末二位为00（4字节的整数倍）字节的整数倍）半字数据的起始地址的最末一位为半字数据的起始地址的最末一位为0（字节的整数倍）（字节的整数倍）字节字节半字半字双字双字单字单字半字半字半字半字字节字节64位位1、SRAM存储器与存储器与CPU的连接及扩展的连接及扩展1)需要连接的线需要连接的线地址线、数据线、读地址线、数据线、读/写控制线、片选信号写控制线、片选信号2)存储器扩展的种类存储器扩展的种类 位扩展位扩展：当数据位不足时当数据位不足时字

29、扩展字扩展：当容量不足时当容量不足时字位同时扩展：字位同时扩展：当数据位和存储体的容量均不足时使用当数据位和存储体的容量均不足时使用五、存储器扩展及综合应用五、存储器扩展及综合应用3)位扩展位扩展 数据位不够时位扩展数据位不够时位扩展 所需芯片数量所需芯片数量:K=数据线位数数据线位数/存储存储体数据位体数据位 本例中本例中K=8/1=8 所有芯片的片选为低所有芯片的片选为低;CPU访问存储器时访问存储器时,其其发出的地址和控制信号发出的地址和控制信号同时传给同时传给8个存储芯片个存储芯片,选中每个芯片的同一个选中每个芯片的同一个单元单元.R/WCS=04)字扩展字扩展 容量不够时字扩展容量不

30、够时字扩展 所需芯片数量所需芯片数量:L=主存容量主存容量/存储体容量存储体容量 或或:L=2 CPU地址线数地址线数-存储体地址线数存储体地址线数 本例中本例中L=64/16=4 片选产生办法片选产生办法:线选法线选法全译码法全译码法部分译码部分译码法法.来自来自CPU多余地址译码输出多余地址译码输出CPU每次只能选中一个存储芯每次只能选中一个存储芯片中的某个单元片中的某个单元.5)字扩展时计算不同存储体的地址范围字扩展时计算不同存储体的地址范围体号体号 地址范围地址范围16进制值进制值A15A14 A13 A00000 0，0 0 0 0，0 0 0 0，0 0 0 0 0000H 03F

31、FFH001 1，1 1 1 1，1 1 1 1，1 1 1 11010 0，0 0 0 0，0 0 0 0，0 0 0 004000H07FFFH011 1，1 1 1 1，1 1 1 1，1 1 1 12100 0，0 0 0 0，0 0 0 0，0 0 0 08000H0BFFFH101 1，1 1 1 1，1 1 1 1，1 1 1 13110 0，0 0 0 0，0 0 0 0，0 0 0 00CFFFH0FFFFH111 1，1 1 1 1，1 1 1 1，1 1 1 16)字位同时扩展字位同时扩展当当用户所需要的存储器的容量和数据位均大于存储体用户所需要的存储器的容量和数据位均大

32、于存储体的容量和数据位时，采用字位同时扩展。的容量和数据位时，采用字位同时扩展。所需要的存储体的数量所需要的存储体的数量P=K L =存储器的容量存储器的容量 数据位数据位存储芯片的容量存储芯片的容量 数据位数据位7)字位同时扩展举例字位同时扩展举例引例、用引例、用256K 32位的存储体构造位的存储体构造 2M 32位的存储器位的存储器,并完成与并完成与CPU的连接的连接解解:所需要的存储体的片数为所需要的存储体的片数为 P=2 1024K256K=8片片分析：分析：访问访问2M字字存储空间需要地址线：存储空间需要地址线：21根根256K的存储体的地址线数：的存储体的地址线数：18根根多余多

33、余3根送片根送片选移码选移码由于是由于是32位数据位数据，是，是8的的4倍，为保证按字边界对齐，需倍，为保证按字边界对齐，需A1A0=00例例1、用、用256K 8位的存储体构造位的存储体构造 2M 32位的存储器位的存储器,并完成并完成与与CPU的连接的连接分析：分析：1)本例与引例有何不同本例与引例有何不同 是字位同时扩展是字位同时扩展,(256K 32位位 V 256K 8位位)2)本例与引例有何联系，这种联系对解答本题有何启示？本例与引例有何联系，这种联系对解答本题有何启示？最后存储器的容量相同，都是最后存储器的容量相同，都是2M 启示：启示：如果先用如果先用 256K 8位的存储体构

34、造成位的存储体构造成256K 32位的存储体位的存储体 则其余的解题方法同引例则其余的解题方法同引例所需要的存储体的片数为所需要的存储体的片数为 P=2 1024K 32256K 8=32先用先用4片片256K X 8位的存储体构成位的存储体构成 256K X 32的存储体的存储体再用引例中的方法即可，如下图所示。再用引例中的方法即可，如下图所示。本题也可以直接表示成如下图所示的结构本题也可以直接表示成如下图所示的结构。例例3 某计算机的主存地址空间中，从地址某计算机的主存地址空间中，从地址000016 到到 3FFF16 为为ROM存储区域，从存储区域，从400016到到5FFF16为保留地

35、址区域，暂时不为保留地址区域，暂时不用，从用，从600016到到FFFF16为为RAM地址区域。地址区域。RAM的控制信号为的控制信号为CS#和和WE#，CPU的地址线为的地址线为A15A0，数据线为数据线为D7D0，控制控制信号有信号有R/W#和访存请求和访存请求MREQ#，要求：要求：(1)如果如果ROM和和RAM存储器芯片都采用存储器芯片都采用8K1的芯片，试画出的芯片，试画出存储器与存储器与CPU的连接图。的连接图。8K 1 40K 8(1)分析分析地址空间分布分析：地址空间分布分析：0000H 3FFFH (16K):ROM 011 1111 1111 1111 000 0000 0

36、000 0000=11 1111 1111 11114000H 5FFFH(8K):保留区保留区6000H FFFFH (40K):RAM区区（FFFFH-6000H=1001，1111，1111，1111=215+8K）。）。需要需要ROM和和RAM的片数量的片数量 需要需要ROM的数量为：的数量为：16K 88K 1=16片片需要需要RAM的数量为：的数量为：=40片片 RAM和和ROM均需要进行字均需要进行字/位同时扩展位同时扩展扩展扩展 译码线的选择译码线的选择 参加参加译译码的线数为码的线数为 16 -log 2 8192=16 13=3根根 则则译译码器的输出有码器的输出有8根，每

37、根输出选中根，每根输出选中64K/8=8K的存储的存储 单元，总共选中单元，总共选中64K个单元。个单元。由于中间有由于中间有8K的保留区（的保留区（4000H 5FFFH），），故故译译码码器的第器的第3个输出轮空个输出轮空具体的连接方案如下图所表示具体的连接方案如下图所表示每个片选译码线选择每个片选译码线选择8K的存储空间的存储空间(2)如果如果ROM存储器芯片采用存储器芯片采用8K8的芯片，的芯片，RAM存储器芯片采存储器芯片采用用4K8的芯片，试画出存储器与的芯片，试画出存储器与CPU的连接图。的连接图。地址空间分布分析：地址空间分布分析：0000H 3FFFH (16K):ROM40

38、00H 5FFFH(8K)）:保留区保留区6000H FFFFH (40K):RAM区区需要需要ROM和和RAM的片数量的片数量 需要需要ROM的数量为：的数量为：16K 88K 8=2需要需要RAM的数量为的数量为：40K 84K 8=10扩展扩展 ROM和和RAM均只需要进行字扩展均只需要进行字扩展如何选择译码输入如何选择译码输入?以大以大容量的为目标容量的为目标(8k单体单体),先将容量小的进行扩充成先将容量小的进行扩充成中中间模块间模块,使容量和位数与大容量的相同。剩余的地址线使容量和位数与大容量的相同。剩余的地址线再再作为译码器的输入作为译码器的输入此时送入译码器的输入地址线的数量为

39、：此时送入译码器的输入地址线的数量为：16 13=3 根根 共产生共产生8个译码输出线，每根译码输出线选择的内存个译码输出线，每根译码输出线选择的内存空间范围是：空间范围是：64K/8=8K 每个片选译码线选择每个片选译码线选择8K的存储空间的存储空间 每个片选译码线选择每个片选译码线选择8K的存储空间的存储空间如以小容量的为目标如以小容量的为目标(4K的单体的单体)此时送入译码器的输入地址线的数量为：此时送入译码器的输入地址线的数量为：16 12=4 根根 共产生共产生16个译码输出线，每根译码输出线选择的内存个译码输出线，每根译码输出线选择的内存空间范围是：空间范围是：64K/16=4K显

40、然，为了留出显然，为了留出8K的保留区，必须预留出的保留区，必须预留出2根片选信号根片选信号以小容量的为目标以小容量的为目标,每个片选译码输出选择每个片选译码输出选择4K的存储范围的存储范围(3)如果如果ROM存储器芯片采用存储器芯片采用16K8的芯片，的芯片，RAM存储器存储器芯片采用芯片采用8K8的芯片，试画出存储器与的芯片，试画出存储器与CPU的连接图。的连接图。地址空间分布分析同前地址空间分布分析同前需要需要ROM和和RAM的片数量的片数量 需要需要ROM的数量为：的数量为：16K 816K 8=1需要需要RAM的数量为：的数量为：40K 88K 8=5扩展扩展 片选移码可以有两种选择

41、方式片选移码可以有两种选择方式1）以）以16K单体为目标，每个片选译码线选择单体为目标，每个片选译码线选择16K的存储空间的存储空间 注意：注意：保留区只有保留区只有8K，不能使用一完整的译码输出线不能使用一完整的译码输出线以以16K单体为目标，每个片选译码线选择单体为目标，每个片选译码线选择16K的存储空间的存储空间 以以8K的单体为目标，每个片选译码线选择的单体为目标，每个片选译码线选择8K的存储空间的存储空间例例4 CPU的地址总线共有的地址总线共有A15 A0，双向数据总线双向数据总线8根根(D7 D0)，控制总线中与主存有关的信号是控制总线中与主存有关的信号是MREQ，R/W。主存地

42、址空间分配如下：主存地址空间分配如下：0 8191 ：为系统程序区，由为系统程序区，由ROM组成组成 8192-32767 ：为用户程序区，为用户程序区，最后最后2K :地址空间为系统程序工作区。地址空间为系统程序工作区。上述地址为十进制，按字节编址。现有如下存储器供选用：上述地址为十进制，按字节编址。现有如下存储器供选用：EPROM:8K x 8位（控制端仅有位（控制端仅有CS）SRAM ：16K x 1、2K x 8、4K x 8、8K x 8 设计该存储器的，并与设计该存储器的，并与CPU相连。相连。解：先画出主存地址空间分布图和分析移码器的处理解：先画出主存地址空间分布图和分析移码器的

43、处理8K(EPROM)24K(SRAM)30K(空空)2K(SRAM)选用的芯片选用的芯片:EPROM:8Kx8 1片片 SRAM :8K x 8 3片片 2K x 8 1片片 译码器的译码器的处理处理64K内存需要地址线：内存需要地址线：16根根8K的的存储体需要地址线：存储体需要地址线：13根根译码器的输入线译码器的输入线 ：3根根每个输出选择每个输出选择8K 保留区和保留区和2K容量特殊容量特殊 画图分析画图分析 体号体号 地址范围地址范围16进制值进制值A15A14A13 A12 A0R O M 10000 0 0 0 0 0 0 0 0 0 0 0 0 0000H 01FFFH000

44、1 1 1 1 1 1 1 1 1 1 1 1 1 RAM10010 0 0 0 0 0 0 0 0 0 0 0 0 02000H03FFFH0011 1 1 1 1 1 1 1 1 1 1 1 1 RAM20100 0 0 0 0 0 0 0 0 0 0 0 0 04000H05FFFH0101 1 1 1 1 1 1 1 1 1 1 1 1 RAM30110 0 0 0 0 0 0 0 0 0 0 0 0 06000H07FFFH0111 1 1 1 1 1 1 1 1 1 1 1 1 RAM41000 0 0 0 0 0 0 0 0 0 0 0 0 08000H09FFFH1001 1

45、1 1 1 1 1 1 1 1 1 1 1 RAM51010 0 0 0 0 0 0 0 0 0 0 0 0 A000HBFFFH1011 1 1 1 1 1 1 1 1 1 1 1 1 RAM61100 0 0 0 0 0 0 0 0 0 0 0 0 C000HDFFFH1101 1 1 1 1 1 1 1 1 1 1 1 1 RAM71110 0 0 0 0 0 0 0 0 0 0 0 0 E000HFFFFH1111 1 1 1 1 1 1 1 1 1 1 1 1 体号体号 地址范围地址范围16进制值进制值A15A14A13 A12A11A10 A0RAM7111000 0 0 0 0

46、0 0 0 0 0 0E000HE7FFH1 1 1 1 1 1 1 1 1 1 1111010 0 0 0 0 0 0 0 0 0 0E8FFH0EFFFH1 1 1 1 1 1 1 1 1 1 1111100 0 0 0 0 0 0 0 0 0 0F000HF7FFH1 1 1 1 1 1 1 1 1 1 1111110 0 0 0 0 0 0 0 0 0 0F800HFFFFH1 1 1 1 1 1 1 1 1 1 1可见，只有当可见，只有当A12 A11=11的的时，才能选中最后的时，才能选中最后的2K原方案中，当地址为原方案中，当地址为E000HE7FFH、E8FFH0EFFFH和和

47、F000HF7FFH也能选中也能选中RAM3，这与题意不相符合。这与题意不相符合。因此，对因此，对RAM4的片选还要做修改的片选还要做修改 3:8译译码器码器 OE#MREQ#R/W#CPU D7D0 CE 8K8(RAM 2)WE*D CE 8K8(ROM1)D CE 8K8(RAM1)D CE 8K8(RAM 3)WE*D CE 2K8(RAM 7)WE*D A10 A0 A11 A12 A13 A15&1五、高速存储器五、高速存储器1、问题的提出、问题的提出 (1)CPU和主存速度上存在差异和主存速度上存在差异 (2)一个一个CPU周期内需要多个存储字周期内需要多个存储字60%/yr.D

48、RAM7%/yr.110100100019801981198319841985198619871988198919901991199219931994199519961997199819992000DRAMCPU1982Processor-MemoryPerformance Gap:(grows 50%/year)Performance“Moores Law”2、几种解决问题的方法、几种解决问题的方法 (1)主存采用更高速的材料，缩短读写时间；或增加存储器字长主存采用更高速的材料，缩短读写时间；或增加存储器字长 (2)采用并行操作的双端口存储器采用并行操作的双端口存储器 (3)在在CPU和主存

49、间插入高速缓冲存储器和主存间插入高速缓冲存储器(Cache)(4)在每个存储周期中存取几个字在每个存储周期中存取几个字3、双端口存储器、双端口存储器构造及工作原理：构造及工作原理：具有相互独立的两组读具有相互独立的两组读/写控写控制电路制电路,正常情况下各自独正常情况下各自独立进行读立进行读/写写 左右左右读读/写不同写不同单单元元时时不不发发生生冲突冲突 左右同时存取同一个单元时左右同时存取同一个单元时,发生读写冲突发生读写冲突.此时此时,由判断由判断逻辑来延时一个读写控制器逻辑来延时一个读写控制器的工作并设该端口的工作并设该端口.BUSY=0.4、多体交叉存储器、多体交叉存储器1)多体交叉

50、存储器的工作原理多体交叉存储器的工作原理结构分析及工作原理结构分析及工作原理:增加了存储器控制部件增加了存储器控制部件 总线宽度不变总线宽度不变 四个存储器的容量相同四个存储器的容量相同,各有自己的读各有自己的读写线路、地写线路、地址寄存器、数据寄存器。址寄存器、数据寄存器。各模块的读写过程将重叠各模块的读写过程将重叠进行，对于每个模块而言，进行，对于每个模块而言，读写时间不变，但对读写时间不变，但对CPU而言，在一个存储周期内而言，在一个存储周期内连续访问四个模块。连续访问四个模块。是一种并行存储器结构是一种并行存储器结构2)多体交叉存储器的定量分析多体交叉存储器的定量分析设模块存取周期为设