计算机组成原理第二版课后习题答案解析.docx

《计算机组成原理第二版课后习题答案解析.docx》由会员分享，可在线阅读，更多相关《计算机组成原理第二版课后习题答案解析.docx（137页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第1章计算机系统概论.什么足汁W机系统、计灯机件和汁灯机软件？硬件和软件哪个解：计W扒系统：rtr计ft机硬件系统和软件系统绢成的综合体，计算 机硬件:指计算机中的电f线略和物理装押。计算机软件:计机运行所的程印及相关资料。硬件和软件在uw机系统中川互依小 缺一不口寸，因此何抒取要。1 .如何理解计W机的S次结构？答：ir灯机件、系统软件和放用软件构成了计讣机系统的：个层次结 构。（1）硕件系统姑W内层的，它足皓个计灯机系统的站础和核心。（2）系统软件在硬件之外，为用户捉供一个从木找作界而。（3）应用软件在似外层，为用户提供解决具休问题的成用系统_。通常将硬件系统之外的K余戾称力虚拟机。各次之

2、M关系密切，上 E足下E的扩展，下S足上E的础，次的划分不足绝对的。2 .说明A级宫、汇编研吉和机器扔含的2别及其K系。第2章计算机的发展及应用1 .通常汁w机的史新换代以什么力依w?答：122土要以组成il W机拈木电路的元器件为依据，如电子行、品体 管、集成电路等。2 .平例说明专用计算机和通用计W机的区别。答：按照HW机的效半、速度、价格和运行的经济性和实用性可以 将计算机划分为通用计算机和专用计算机。通川计算机适应性强， 删牲了效率、速度和经济性，而专川计猝机是最有效、最经济和最快 的计算机，但适应性很差。例如个人电脑和计SB器。3 .什么姑冲尔定律？该定律足否永远牛.效？为什么？ ？

3、?： P23, 否 , P361.1()1.0 +0.10-001r1.10 1 1 0-0.1.0 01 00+y*o 11.1+y*0.001 1 1111000 1除数（余数）1v-0, + 卜 y*补1.11.111.00 10 +00rvO, +y*1.00 1 0 1r0,结束汴：当x*y时产生溢出，这种W况在第一步运兑后判断r的iE负时就可发现。此时数侦位i7领小数点左边的1位，盼码无定义，但灯沈本身仍可止常运行。补码加减交替除法:被除数（余数）0.1010.1010.0 0 0 0 0试减，X、y异号，+y补y异号* +M补0. 100 11.1 0 111,10 1-100

4、r、y 叵号, + -y补号, + -y补11.11()1111()0. 1 1+()0.100()1+ -y补 oo. 0010 0.0111 o-续：被除数（余数）ifti 1o.iio + li.oii 1 1r、y奸兮，+ y补0. 1 1 0 1 + 0 0. 1 0 0 0-1 1 1 011 0. 110 11 惘怦 1y*,溢出。除法运W 时一股在运灯前判 断足否x* y*.如果该条件成立则松止运灯，转溢出处 理。但此H法本身在溢出况卜仍4正常运行，此口寸数值位占领小数点 人:边的1位，商需设双符号位（变形补码），以判溢出。采川这种方法口寸运 钉前可不判溢出，A:接迸行运订，运

5、灯完后再判溢出。(4) x=13/32= 0,011 01) 2y= -27/32= (-0. 110 11) 2x*= x = 乂补=x=0.Oil01y* = 0.110 110. 110 11：-y*补=1 . 1 01丫补二 1.001qO = xOy = (-0.011 11)2 = -15/3201y*= 0.011 11+1 =1x* yO = 0 - 丫补二11x+x商1.001 0 11.00100+y*1 . 11 1r0. + -y*1续：被0r:11111 01r0.r-商r*=0.010 11X2-5=0.000 ()0() 101 1原码加减交替除法：0.01试减，

6、+一1 +C11110.0 + 0 .1.100 1 00 1 1 0.0 1 + 1 . 0补 0.1011.011 1 0除数(余数)1 . 0 0-0, +-y*) h0.0 1 1 1 + 卜y*补 o.o 110.01 01 1补码加减交替除法：+y原=1.011t。除数(余数)0 0 () 0 0 +1010.” 补1.10001 0.110 1 1r0,1.111 1 011() 1- -0,+y*0 10 1110.01 商 1+1.0010.1001.001 01 110,结束除(余数)0 0. 011 0 111.0011 11.001试减，X、y昇号，+ y补11. 10

7、0 10+ 0 0.11 1.111 1 01 1.111 1 1 1 1.1+ 00.110 1 100. 110I.100101. 1 0+ 11.001-i、y 奸号，+ y补0 0. 1010 14-续:被除数（余 数）商 1.0111 0r、y异号，1.11.10X (-0. 011 100)x补=1,101； 0. 101 l()0f y补=1,11(); 1. 100 100Ex补=1.101, y补=1,110, Mx补=0. 101 100, My补=1.10()10()1)对阶：E补=Ex补 + -EyB -=11,101+00,010=11,111 0,应 Ey 向 Ex

8、 对齐，则：Ey补+1=00, 100+00, 001=00, 101= Ex补y补=0, 101； 1. Ill 000 (1)2)足数运讣：Mx补 + My|b=11.011011+11. 111000 (1)=11.010011 (1)Mx补 + -My#=11.011011+00. 000111 (1)=11. 100010 (1)3)结果规格化：x+y补=00, 101 ； 11.01() 011 ,已是规格化数x-y补=00,101： 11,100010 =00, 100： 11.000101 （尾数左规1次，阶）4）舍入:x+y补=00, 101； 11.010（）11 （舍）x

9、-y补不变5)溢出：无贝 ij：x+y=210lX (-0. 101 101)x-y =2，X (-0. Ill 011)32 .设机器字长为16位，分别按4、4、4、4和5、5、3、3分组后,（1）同出按两种分组方案的中取分氾井行迸位链框阳.并比较WORD 文 h第3章系统总线1 .什么W总线？总线传输行何特点？为了减妗总线负哉.总线卜.的 部件松具&什么特点？答：Ml.总线足一种能山多个部件分时儿9:的公凡仿息传送线路。总线 传输的特点足：某一口寸刻只允许有一个部件hd总线发送估息，们多 个部件i4以M 口寸从总线卜.接收相M的彳占息。为了减轻总线负找，总 线上的部件应通过：态驱动缓冲电路

10、与总线连通。2 .总线如何分类？什么足系统总线？系统总线乂分力儿类，它们各 介何作用，是中向的，还是双向的，它们与机器字长、存储字长、存 储中.元有何关系？答:按照连接部件的不同，总线可以分为片内总线、系统总线和通信总 线。系统总线是逆接CPU、主存、！ / ()，部件之问的倍息传输线。 系统总线按照传输佶息不同又分为地址线、数据线和控制线。地址线 足中.向的，其根数越衫，7址空间越大，即CPU能访问的存 储单元 的个数越多:数据线是双叫的，其根数与存储字长相同，是机器7 K的 W数倍。3 .常用的总线结构女几种?不同的总线结构对计1?机的性能存什么影响?平例说明。哪种/絮达灯速皮快。（2）画

11、出按两种分组方案的双承分组并行进位链框图.并对这 两种方 案迸行比较。（3）用74181和71182同出中.取和双取分组的并行进位链框阁。解：（1） 4 一 4 一 4 一 1分纽的16位中JR分组井行进位链框阳见教W286 贞图 6. 22 o5533分绢的16位单平分组并行进位链框如K：（2） 1-4-4-491的16位双取分31并行逃位链框W见教W289 贞图 6. 26 o5533分州的16位双屯分组并行进位链枢阁如F：5533 分 31 的迸位时间=2. 5tyx3=7. 5ty；4444分组的进位日寸M=2. 5tyx3=7. 5ty：可见，两种分组方案最K:加法时间相同。结论：双

12、取分组并行迸位的似长进位时间只与组数和级数介又，与 ai内位数无叉。（3）单哦分组16位并行加法器逻辑图如K （正逻植小）:注意11） 74181芯片、负逻辑的引脚表示方法：2)为强调可比性，5-5-3-B分31时不考虑占支入影响；181芯片只有最高、最低两个进位输入/输出瑞，组 内进位无JI脚：3) 181为4位片，无法5-5-B-3分组,只能4-4-4-45）单ffi分组跳跃进位只用到181,使用182的-定是 双吠以上分31跳跃进位；6）单氓分纠跳跃进位始并彳r进位和中行进位技术的结 合:双|R分纠跳跃进位妃.级并彳r进位技术特别汴怠4:位数较少时， 双讯分俎跳跃进位可以采用全先行迸位技

13、术实现；位数较多时， 采用双取分组跳跃进位和中行进位技术结合实现。WORD文h卜伐H编料令业技木资料W心俱第7章指令系统1 .什么叫机器指令？什么叫指令系统？力什么说指令系统b机器的土 要功能以及与硬件结构之问行在心密W的又系？答：参考P300。2 .什么叫寻址方式?为什么要学习寻址方式？答：参P310。3 .什么姑指令卞K、机器宁K和存储字IC?答:略。4 .岑地址指令的找作数来ri哪见？ ？平一例说明。答：岑地址指 令的悚作数来n ACC,为隐介约定。在一地址指令中，另一个掠作数的地址通常可采川ACC隐含4址 方.对于二地址指令而吉，操作数的物现地址可安排在什么地方？平 例 说明。答:对r

14、 :地址衍令而#，操作数的物理地址河安排在寄存器内、指令中 或内存中元内等。K.采机指令字长16位，付个找作数的地址码为6位，没作码长度W定，指令分为岑地址、一地址和二地址：种格A。特岑地址指令有M条，一地址指令有N种,则二地址指令最多有儿种?若操作码位数可变，则:地址指令最多允许有几种？解：1）荐采用定长找作码时，二地址指令格忒如下：OP （4ft）Al （6位）A2 （6 位）没二地址指令宥K种，则：K=2M-N当M=1 （最小值），N=1 （坡小值时，二地址指令最多有：Kmax=16-1-1=14 种2）若采川变长拱作码口寸，二地址指令格式仍如1）所示，m躲作 码长度可随地址码的个数而变

15、。此时，K= 24 - （N/26 + M/22 ）.当（N/2fi + M/212 ） A1 口寸（N/2 + M/212 向 t取粮），K最大,则:地址指令最多有:K,x=16-I=15种（只ffl一种编码作扩展标志用。）.试比较间接寻址和寄存器间接寻址。答：略。9 .试比较从址-址和殳址77 址。略。11. _出先殳址再问址及究问址再殳址的址过程示怠阁。解：1）先 变址再间址寻址过雌单示意如F:EA= （IX） +A, IX- （1X） +12）先间址再变址寻址过程简中.示意如下:EA= （IX） + （A） , IX-（1X） +116.某机t存?带为4Mxl6位，H存储71 （；符r

16、 指令宁特该机指令系统 可完成108种操作，挽作码位数固定，且具有良接、间接、变址、基址、 相对、立即等六种7J 址方式,试回答：（1） _出一地 址指令格式并指 出各字段的作（：（2）该指令商接寻址的最大范围；（3） 一次间址和多次间址的寻址范ffl;立即数的范围（卜进制表示）；（5）相对寺址的位移卅（十进制农示）：（6） I：述六种寻址方式的指令哪一种执行时间最短?哪一种最长？ 为什么？哪一种便于程动？哪一种讼适合处理数俎问题？7）如何修改指令格式，使指令的：？-址范围可扩大到4M?（8）为使-条转移指令能转移到主存的任一位抨,可采取什么措 施？ 简要说明之。解：（1）中.字长一地址指令格

17、式：0P （7位）M （3位：A （6 位）0P为作码字段，共7位，可反映108种操作；M为寻址方 式字段，共3位，可反映6种寻址操作；A为地址码字段，JI- 16-7-3=6 位。（2）接寻址的最大范围为26=64（3）由于存储字长为16位，故一次间址的寻址范围为2比:若 多 次间址，W用存储字的lii必位来区别足丙继续间接17 址，故3 址范 ffl为2伤o（4）立即数的范闹为-3231 （有符9数），或_3（元符号数）。（5）相对址的位移W为-3231（6）上述六种寻址方式中，因立即数由指令迸接给出，故立即4址 的指令执行时问最短。间接4址在指令的执行阶段要多次访存（一次间接 寻址要两次

18、访存，多次W接寻址要多次访存），故执行时间lii长。变址 7址山于殳址杏介器的内容由用户给定，而且在程#的执行过程中允许用 户修改，而其形八地址始终不殳，故殳址3 址的指令便F用户编制处理 数组问题的税序。相对4址操作数的有效 地址只U当前指令地址相斧一 定的位移卅，Utt接样址相比，魏利于程动。（7）方案一为使指令：7.址范隆可扩大到4M,要有效地址22位， 此口寸Hj将单宁一地址衍令的格式改为双71G如卜图示：V业技木廉料精心整MA （低16位）0P （7 位）MOD （3 位）A （离6位方案二：如果仍采川单字长指令（16位）格式,为使指令寻址 范围 扩大到4M,可通过段寻址方案实现。安

19、排如硬件没段杏介器I）S （16位），用来存放段地址。在完成指令7址 方式所规定的寻址操作后，效地址EA （6位），再由硬件自动完成段寻 址，最后将22位物理地址。即:物理地址二（DS） x26 +F： A注：段7址方戎IIJ硬件隐含实现。在编程指定的-址过程完成、I- A产生之后山硬件自动完成，对用户足透明的。方案三：在采用单字长指令（16位）格式口寸，还可通过页面寻址方案使报令寻址范围扩大到4M。姗如F:硬件设页面奇存器PR（16位），用来存放页面地址。指令：7 .址 方戎中增没页而孑址。要使指令-址范ffl扩大到4M时，编程选择而 4址力式，则：EA= （PR） IIA （有效地址二页面

20、地址“拼接” 6位形 式地址），这样得到22位有效地址。=64：寄存器编号R占5位，因为26=32；间址位I占1位，当1=0,存储器-址的操作数为直接：7 址，当1=1时为间接寻址：形式地址A占20位，可以克接寻址2加字。（2）如采用基址寻址，则指令格式中应给出基址寄存器号，以衍定哪一个通用杏怀器用作站址奇存器。指令格式变为：（）1（ft 位）源R（5位）I （1 位）X （1 位）目标R（5 位）A （14位）V处技木资打W心粮种坊加寻址特征位X,当X=1时，以目标奇存器R作为基址寄存器进行基址7址。答:略。见P52-55。4 .为什么要设钾总线判优控制?常见的集中式总线控制有儿种?各fj彳

21、可 特点？哪种方式响应时间似快？哪种方式对电路故隙it敏感？ 答:总线判优控制解决多个部件同时申WT总线时的使用权分配问题；常见的免中式总线投制有三种:链式杏询、计数器定口寸查询、独 立W求：特点：链式在沏方艾连线简中.，W于扩允，对电路故障w敏感：计数器定口寸杏询处式优先级设W.较灵活，对故敏感，连线及控制过 程较M杂:独立请求方式速度最快，们硬件器件1城大，连线多，成木 较岛。5 .解释卜列概念：总线宽度、总线带宽、总线川、总线的t设格 （或卞校块）、总线的从设备（或从校块）、总线的传输周期和总线的通信控制。答：P46o总线宽通常指数楣总线的根数：总线带宽：总线的数据传输率.指单位口寸M内

22、总线卜.传输数W的 位数：总线W用：衍同一条佶兮线可以分时传输不同的借兮。总线的土没备（土投块）：指一次总线传输期问，拥介总线控制权技木资nw心格nWORD 文 h基址寻址可访问存储空间为：2犯字.卜彳爰川褊料W技木资们W心食并第8章CPU的结构和功能. CPU哪作功能?画出其结构框图并简要说明各个部件的作川。答:参考P328和H 8. 2。1 .什么是柑令周期?指令周期是否有一个固定值?为什么？解：指令周期是指取出并执行完一条彳商令所梅的口寸间。山于H灯机中冷种衍令执行所冗的时间SWiR大因此为了捉6CPU运行效韦，即使在同步控制的机器中，不向指令的指令周期代度都是不一致的，也就是说指令周期

23、对F不同的指令来说不是一个定值。2 .画出指令周期的流程阳,分析说明阁中W个子周期的作用。答：参SP343及图8. 8 .设 CPU 内有下歹U部件:PC、IR、SP、AC、MAR、MDR 和 CU。（1）一出完成间接7址的取数指令l-DAttX （将土存从地址中.元X的内容取至AC中）的数据流（从取衍令开始）。（2） _出中断W期的数据流。解:CPU中的数据流的所采川的数据通路结构直接相关,不同的 数W通 路中的数据流足+ 怀的。常川的数据通路结构方式仃W接注线、中 总线、双总线、（总线等形战，目前大多采用总线结构，rt接连线方人 仪适用于结构特别简中的机器中。为简中.起见,本题采用中,总线

24、将题中所给部件在接起来,枢阳如下:uPC（1）LDA0X指令周期数据流程图:IK-*MARTMIMAR 卜，丁(MDR)-IRPC+1-TCAd(IFTMARMDR -Ad(IR)Ad(IR) *MARMI)R-tAC（2）中断周期流程W如下:SP-I-SP丁SP-MAR3PC-AMDRMDR-*M(MAR)0-EINTdk技木资料W心被注：解这道题介两个H TT究要根据所给部件没计好数据通 路，即 确定倍息流动的找休。典次选择好描述数据流的方认，无论采川什么样的 农达/式，其关键都要能济楚地反映数裾/上通路卜.流动的顾序，即强调 一个“流”字。较好的农达方式是流程图的形式。5.中断周期前是什

25、么阶段?中断周期后乂是什么阶段?在中断周期CPU应 完成什么操作？答:中断周期前是执行周期，中断周期后是取指周期。在中断周期，CPU 应完成保存断点、将中断向W 送PC和吴中断等r作。7.什么叫系统的并行性?粗粒度并行和细粒度并行有何区别？答：所ff 1 并彳7性包含何时性和井发性。何时性足指两个或两个以上的If件在回 一时刻发生，并发性足指两个或多个小件在回一时间段发巾。即在同- 口寸刻或同-寸W段内宛成两个或两个以卜.性质相同或性质+同的功能， 只要在口寸问卜.存作相可.啾矜，就存/1 ：并行性。井行性又分为祖粒度 并行和细粒度并行两袋。机粒度并行足指在多个处理机上分别运行多个 进程，山多

26、台处理机合作完成一个程/A -般川W法实现。细粒度并行足指 介:处押.机的指令级和噪作级的并行性。K.什么足衍令流水？洞出指令二级流水和四级流水的示怠闻，它们中哪个更能捉W处理机速度，为什么？答：指令流水足衍将一条指令的执行过程分为n个找作时问大致相等的阶段，每个阶段巾一个独立的功能部件来完成，这样n个部件就可 以一时执行n条指令的不M阶段，从而大大捉商CPU的吞吐率。衍令二级流水和pq级流水示怠阳如下:|IF.IDUX WRHnEX WRIk-idBTIa/r令淹水不sinEX. WR IF II)IF- ID tx：WR| IFIE.ID 1 jjx, WR二IS扪令说水不era四级流水史

27、能提尚处押机的速度，分析如卜二 假设IF、ID、EX、WR每个阶段耗口寸为t,则连续执行n条衍令 采用二级流水线时，耗时为：4t+(n-l)2t=(2n+2)t采用四级流水线口寸,耗口寸为：4t+(n-l)t=(n+3)t/Hnl 口寸，n+3V2n+2, MJ见四级流水线耗时比:级流水线耗时短，因此更能捉处理机速度。17.在中断系统中INTR、INT、EINT三个触发器各有何作用？解：INTR中 断请求触发器，川来登记中断源发出的随机性中断W求d以便为CPU杏 i旬中断及中断排队判优线路提供稳定的中断请求信号。EINT中断允许触发器，CPU中的中断总开关。当EINT=1 口寸，衣 示允许中断

28、(开中断).当EINT=0 口寸，农示禁ih中断(关中断)。其状态可山开、又中断等指令没W。1 NT中断标id触发器，控制器时W系统中W期状态分妃电路 的 一部分，表示中断周期标记。当INT= 1 口寸,进入中断周期，执行中断隐现A、B、C、1)|川个中断源，其优先级山岛向低按A、B、C、D顺序f|列。替中断服务种序的执行口寸问力20此，讲根据F图所示口寸间轴给出的中断源请求中断的口寸刻，价出CPU执行f t!序 的轨迹。解：A、B、C、I)的响优先级即处现优先级CPL执行程#的轨迹阳如卜：90 100 110 111 130 140 1Kt8与 L1-L2-L3-L4根据卜示格式，现要 求中

29、断处理次W改 为LI-I412LO-L3,根据下而的格式，写出各中断源的屏蔽字。解:各-中断源W蔽状态见卜农:中断源屏蔽字012341()100101111111121011013000101410111表中:没屏蔽位=1,表示屏蔽;屏蔽位=0,表示中断开放。26.设K机A、B、C三台设谷,其优先顺序按A-B-C降序俳列，为改变中断处理次序，它们的中断W蔽字设W如K：设备 解蔽字111 010 011W按下阁所示时间轴给出的没备W求中断的时刻，画出CPU执行 程序的轨迹。设A、B、C中断服务程序的执行时间均为20m so解:A、B、C设备的响应优先级为A最离、B次之、C最低，处理优先级为A最W

30、、C次之、B最低。CPU执行程序的轨迹阁如下：序、鲁国冉母0 IU 20 川 541 M) 70 Wl Wt 11A清京H谪求(请求第9章控制单元的功能2 .栉制单元的功能W什么？芫输入受什么投制？答：控制中元的土要功能垃发出种不何的控制倍兮。其输入受时钟 仿兮、衍令杏存器的作码字段、标志和来IT系统总线的控制佶9的控 制。3 .什么是指令周期、机器周期和时钟周期？ .名有何关系？答：CPU母取 出并执行一条指令所;E的全部时问叫指令周期：机器周期是在同步控制的机器中，执行指令周期中一步相对完格的 挟作（指令步）所需时间，通常安推机器周期长度等r-主存周期：时钟周期是指计tr机主时钟的周期时间

31、，它是计机运行时最雉本 的时序单位，对应完成一个微操作所满口寸M,通常口寸钟周期等r 计灯 机t频的倒数。4 .不能说机器的土频越快，机器的速度就越快，为什么？解：不能说机器的主频越快，机器的速度就越快。因为机器的速度不仅 与主频有关，还4数据通路结构、口寸序分配方案、ALU运算能 力、指令 功能强弱等多种WV仃关，要科综合效火a5 .没机器A的主频为8MHz，机器MJ让含4个时钟周期，J1该机的Y 均指令执行速没足O.4MIPS,试求该机的T均桁令燃期和机器艰 期，树个衍令爆期中含几个机器周期？如果机器B的主频为12MHz, H.机器周期也含4个时钟周期，试问B机的平均指令执行速 度 为多少

32、MIPS?解：究通过A机的平均指令执行速度求出其甲均指令W期，再通过土 频求出时钟闷期，然后进一次求出机器周期。B机参数的灯沈与A机类 似。计算如下：A机平均指令周期=1/0.4MIPS=2.5gsA机时钟周期=l/8MHz=125nsA 机机器周期=125nsX4=500ns=0. 5HsA机每个指令周期中含机器周期个数=2. 5PS+0. 5Ms=5个B机口寸钟周期=1/12MHzA83nsB机机器周期=83nsX4=332ns没B机母个指令周期也含5个机器周期，则：B机平均指令周期=332nsX5=L 66MsB机平均指令执行速度=1/1.66Ms=0. 6MIPS结论：土频的捉W介利于

33、机器执行速度的提必。6.设某机卞频力8MHz,每个机器周期平均介2个口寸钟周期，每条 指令平均仃4个机器周期，试问该机的平均桁令执行速度力多少 MIPS?若机器主频不变，但每个机器周期平均含4个时钟周期，条衍的没& （投块）；总线的从设备（从模块：指一次总线传输期间,用合主设备 兑成 数据传输的设搭（校块），它只能被动接受卞设格发来的命令：总线的传输W期：指总线完成一次完特而可识的传输所$时问；总线的通信控制:指总线传送过不旱中双方的口寸W配合方式。6 .试比较何步通仿和好步通倍。答：同步通仿:衔由统一时钟控制的通侑，控制方式简单，灵活性羌， 当系统中各部件工作速度差异较人口寸，总线工作效率明

34、W卜降。适合 r速皮差别小大的场合。好步通佶：衍没心统一时钟控制的通佶，部件问采用应答方式进行 联系，控制方式较同步a杂，灵活性岛，2系统中各部件r.作速度斧异 较人时，有利r捉商总线工作效率。7 .调说明泞步通仿中w求与M答介哪几种互锁又系？答：见1*61- 62,3. 86。8 .为什么说半M步通彳占同口寸保衍了同步通估和异步通估的特点？ 答：T何少通佶既能像何步通佶那样山统一时钟控制，又能像钎步 通佶那样允昨传输时问不一致，冈此作效半介于两芥之问。技木资nw心格n令Y 均介4个机器W期，则该机的T均指令执行速度又足多少MIPS?由此可苻出什么结论？解：先通过土频求出时钟周期，再求出机器爆

35、期和下均指令周期.最后通过平均指令周期的倒数求出平均指令执行速度。计算如卜：口寸钟周期=I/8MHz=0. 125X 1O_6S机器周期=0.125X10-sX2=0. 25X1 Q-sT 均衍令别期=0. 25X10-fisX4=10-Bs平均指令执行速度=1/10-s=IMIPS当参数改变后:机器周期=0. 125X104X4=0. 5XIO-AsT均桁令期=().5X 10*s X 4=2X 10-As平均衍令执行速度=1/ (2X1 (rs) =0.5MIPS结论:两个卞频相同的机器，执行速度不一定一样。7.义CPU的土频为10MHz,朽己知甸个机器W期Y 均包含4个时钟W期，该机的1

36、7 均指令执行速度为1MIPS,试求该机的平均指令周 期及每个衍令周期介儿个机器)?尊改川时钟周期力6 4PS的CPU芯 片，则计算机的平均指令执行速度为多少MIPS?若要得到平均亚秒()万次的指令执行速度，则应采用土频为多少的CPU芯片？解:先 通过主频求出时钟周期时间，再进一步求出机器周期和平均指令周 期。口寸钟周期=l/10MHz=0.1X ICTs机器周期=0. 1 X10-6sX 4=0.1XWk平均指令周期=I/IMIPS=10-s每个指令周期所含机器周期个数=10-s /0.4X10-6S =2. 5个当芯片改变后：机器周期=0.4PsX4=1.6Hs平均指令周期=1 .你sX2

37、. 5=4gs平均指令执行速度=l/4Hs=0. 25MIPS荐要?3到Y 均似秒0万次的指令执行速度，贝ij：平均街令周期=1/0. 8MIPS=1.25XI (rfi=L 25gs机器周期=1.25耳心+2.5=0. 5HS口寸钟周期=0. 5Ms 4-4=0. 125PSCPU 土频=1/(). 125gs=8MHz8.某计灯机的t频为6MH乙芥类指令的平均执行口寸问和使川频度 如下表所示，试计算该机的速度(单位川MIPS农示)，若k述CPU 芯片升级为10MHz,则该机的速度又为多少？指令类别存取力口、减、比较、转移乘除其它平均指令执行时间0. 6PS0. 8Ps10AS1.4Ms使用

38、频度35%45%5%15%解：0)指令丫 均运行时间=(0. 6X0. 35+0.8X0. 45+10X0. 05+1.4X0.15) P s= 1.28 ns机器平均运行速度=1/1 .28usa(). 78MIPSV业技木廉料精心整M指令平均运行周期数=128 MS -rO. 167MS7. 66CPI若CPU芯 片升级为10MHz,时钟周期二1/10MHz=0. 1 U s衔令平均运行口寸M =0. lusX7. 66=0. 766 u s 机 2s 平均运行速度二1/0. 766 u sAL 3MIPS1().试比较同步控制、钎步控制和K合控制的区别。M步投制妃衍任何一条指令或指令中任何一个微操作的执行都姑 噜先确定的.并U.都受同一祐准口寸标的口寸序估9所投制的Z/式。奸步 控制无从准时标佶号，作的时I Y-SiihFJ的应答线路控制， 即控制中元发出执行兄一微伙作的控制仿兮后，等待执行部件完成 了该操作后发回“回答”或“结束”信号，再开始新的微操作。联合 投制妃同步控制和异步投制相结合的言丁式.即大多数操作(如CPU内 部各操作)在同步时序信号的控制下进行