第4章_组合逻辑电路-2.ppt

《第4章_组合逻辑电路-2.ppt》由会员分享，可在线阅读，更多相关《第4章_组合逻辑电路-2.ppt（49页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、1 1/63/634.3 若干常用组合逻辑电路4.3.1 编码器编码：将输入的每个高/低电平信号变成一个对应的二进制代码普通编码器优先编码器2 2/63/63一、普通编码器 特点：任何时刻特点：任何时刻只允许输入一个只允许输入一个编码信号。编码信号。例：例：3 3位位二进制二进制普通编码器普通编码器输输 入入输输 出出I I0 0I I1 1I I2 2I I3 3I I4 4I I5 5I I6 6I I7 7Y Y2 2Y Y1 1Y Y0 01 10 00 00 00 00 00 00 00 00 00 00 01 10 00 00 00 00 00 00 00 01 10 00 01

2、10 00 00 00 00 00 01 10 00 00 00 01 10 00 00 00 00 01 11 10 00 00 00 01 10 00 00 01 10 00 00 00 00 00 00 01 10 00 01 10 01 10 00 00 00 00 00 01 10 01 11 10 00 00 00 00 00 00 00 01 11 11 11 13 3/63/63利用无关项化简，得：4 4/63/63二、优先编码器 特点：允许同时特点：允许同时输入两个以上的输入两个以上的编码信号，但只编码信号，但只对其中优先权最对其中优先权最高的一个进行编高的一个进行编码。码。

3、例：例：8 8线线-3-3线优先线优先编码器编码器（设（设I I7 7优先权最优先权最高高II0 0优先权最优先权最低）低）输输 入入输输 出出I I0 0I I1 1I I2 2I I3 3I I4 4I I5 5I I6 6I I7 7Y Y2 2Y Y1 1Y Y0 0X XX XX XX XX XX XX X1 11 11 11 1X XX XX XX XX XX X1 10 01 11 10 0X XX XX XX XX X1 10 00 01 10 01 1X XX XX XX X1 10 00 00 01 10 00 0X XX XX X1 10 00 00 00 00 01 1

4、1 1X XX X1 10 00 00 00 00 00 01 10 0X X1 10 00 00 00 00 00 00 00 01 11 10 00 00 00 00 00 00 00 00 00 05 5/63/63低电平实例：实例：74HC14874HC1486 6/63/63选选通通信信号号选通信号7 7/63/63附附加加输输出出信信号号为0时，电路工作无编码输入为0时，电路工作有编码输入8 8/63/63输输 入入输输 出出1 1X XX XX XX XX XX XX XX X1 11 11 11 11 10 01 11 11 11 11 11 11 11 11 11 11 10

5、 01 10 0X XX XX XX XX XX XX X0 00 00 00 01 10 00 0X XX XX XX XX XX X0 01 10 00 01 11 10 00 0X XX XX XX XX X0 01 11 10 01 10 01 10 00 0X XX XX XX X0 01 11 11 10 01 11 11 10 00 0X XX XX X0 01 11 11 11 11 10 00 01 10 00 0X XX X0 01 11 11 11 11 11 10 01 11 10 00 0X X0 01 11 11 11 11 11 11 11 10 01 10 00

6、 00 01 11 11 11 11 11 11 11 11 11 11 10 09 9/63/63状态状态1 11 1不工作不工作0 01 1工作，但无工作，但无输入输入1 10 0工作，且有工作，且有输入输入0 00 0不可能出现不可能出现附加输出信号的状态及含意附加输出信号的状态及含意1010/63/63控制端扩展功能举例：控制端扩展功能举例：例：例：用两片用两片8 8线线-3-3线优先编码器线优先编码器1616线线-4-4线优先编码器线优先编码器其中，其中，的优先权最高的优先权最高 1111/63/63状态状态1 11 1不工作不工作0 01 1工作，但无输入工作，但无输入1 10 0

7、工作，且有输入工作，且有输入0 00 0不可能出现不可能出现1212/63/63 第一片为高优先权第一片为高优先权 只有只有(1)(1)无编码输入时，无编码输入时，(2)(2)才允许工作才允许工作 第第(1)(1)片片 时表示对时表示对 的编码的编码 低低3 3位输出应是两片的输出的位输出应是两片的输出的“或或”1313/63/631414/63/63三、二三、二-十进制优先编码器十进制优先编码器 将将 编成编成0110 11110110 1111 的优先权最高，的优先权最高，最低最低 输入的低电平信号变成一个对应的十进制的编码输入的低电平信号变成一个对应的十进制的编码1515/63/6316

8、16/63/634.3.2 4.3.2 译码器译码器 译码：将每个输入的二进制代码译成对应的输出高、低译码：将每个输入的二进制代码译成对应的输出高、低电平信号。电平信号。常用的有：二进制译码器，二常用的有：二进制译码器，二-十进制译码器，显示译码十进制译码器，显示译码器等器等一、二进制译码器一、二进制译码器例：例：3 3线线88线译码器线译码器输输 入入输输 出出A A2 2A A1 1A A0 0Y Y7 7Y Y6 6Y Y5 5Y Y4 4Y Y3 3Y Y2 2Y Y1 1Y Y0 00 00 00 00 00 00 00 00 00 00 01 10 00 01 10 00 00 0

9、0 00 00 01 10 00 01 10 00 00 00 00 00 01 10 00 00 01 11 10 00 00 00 01 10 00 00 01 10 00 00 00 00 01 10 00 00 00 01 10 01 10 00 01 10 00 00 00 00 01 11 10 00 01 10 00 00 00 00 00 01 11 11 11 10 00 00 00 00 00 00 01717/63/63真值表真值表 逻辑表达式：逻辑表达式：用电路进行实现用电路进行实现 用二极管与门阵用二极管与门阵列组成的列组成的3 3线线8 8线译码器线译码器1818/

10、63/63集成译码器实例：集成译码器实例：74HC13874HC138低电平输出附加控制端1919/63/6374HC138的功能表：输输输输 入入入入输输输输 出出出出S S1 1A A2 2A A1 1A A0 00 0X XX XX XX X1 11 11 11 11 11 11 11 1X X1 1X XX XX X1 11 11 11 11 11 11 11 11 10 00 00 00 01 11 11 11 11 11 11 10 01 10 00 00 01 11 11 11 11 11 11 10 01 11 10 00 01 10 01 11 11 11 11 10 01

11、11 11 10 00 01 11 11 11 11 11 10 01 11 11 11 10 01 10 00 01 11 11 10 01 11 11 11 11 10 01 10 01 11 11 10 01 11 11 11 11 11 10 01 11 10 01 10 01 11 11 11 11 11 11 10 01 11 11 10 01 11 11 11 11 11 11 12020/63/63 利用附加控制端进行扩展利用附加控制端进行扩展例：例：用用74HC13874HC138（3 3线线88线译码器）线译码器）4 4线线1616线译码器线译码器2121/63/63D3=

12、1D3=02222/63/63二、二二、二十进制译码器十进制译码器 将输入将输入BCDBCD码的码的1010个代码译成个代码译成1010个高、低电平的输出信号个高、低电平的输出信号BCDBCD码以外的伪码，输出均无低电平信号产生码以外的伪码，输出均无低电平信号产生 例：例：74HC4274HC422323/63/63三、用译码器设计组合逻辑电路1.1.基本原理基本原理3 3位二进制译码器给出位二进制译码器给出3 3变量的全部最小项变量的全部最小项;。n n位二进制译码器给出位二进制译码器给出n n变量的全部最小项变量的全部最小项;任意函数任意函数将将n n位二进制译码输出的最小项组合起来，可获

13、位二进制译码输出的最小项组合起来，可获得任何形式的输入变量不大于得任何形式的输入变量不大于n n的组合函数的组合函数2424/63/632.2.举例举例例：利用例：利用74HC13874HC138设计一个多输出的组合逻辑电路，输出设计一个多输出的组合逻辑电路，输出逻辑函数式为：逻辑函数式为：2525/63/63四、显示译码器1.1.七段字符显示器七段字符显示器 如：如：2626/63/63 2.BCD2.BCD七段字符显示译码器七段字符显示译码器（代码转换器）（代码转换器）7448 7448 输输输输 入入入入输输输输 出出出出数字数字A A3 3A A2 2A A1 1 A A0 0Y Ya

14、 aY Yb bY Yc c Y Yd dY Ye eY Yf fY Yg g字形字形0 00 00 00 00 01 11 11 11 11 11 10 01 10 00 00 01 10 01 11 10 00 00 00 02 20 00 01 10 01 11 10 01 11 10 01 13 30 00 01 11 11 11 11 11 10 00 01 14 40 01 10 00 00 01 11 10 00 01 11 15 50 01 10 01 11 10 01 11 10 01 11 16 60 01 11 10 00 00 01 11 11 11 11 17 70

15、01 11 11 11 11 11 10 00 00 00 08 81 10 00 00 01 11 11 11 11 11 11 19 91 10 00 01 11 11 11 10 00 01 11 110101 10 01 10 00 00 00 01 11 10 01 111111 10 01 11 10 00 01 11 10 00 01 112121 11 10 00 00 01 10 00 00 01 11 113131 11 10 01 11 10 00 01 10 01 11 114141 11 11 10 00 00 00 01 11 11 11 115151 11 11

16、11 10 00 00 00 00 00 00 02727/63/63真值表真值表 卡诺图卡诺图2828/63/63BCDBCD七段七段显示译码器显示译码器74487448的逻辑图的逻辑图2929/63/6374487448的附加控制信号的附加控制信号：（：（1 1）灯测试输入灯测试输入 当 时，Ya Yg全部置为13030/63/6374487448的附加控制信号的附加控制信号：（：（2 2）灭零输入灭零输入当 时，时，则灭灯3131/63/6374487448的附加控制信号的附加控制信号：（：（3 3）灭灯灭灯输入输入/灭零灭零输出输出输入输入信号，称灭灯输入控制端：信号，称灭灯输入控制端

17、：无论输入状态是什么，数码管熄灭无论输入状态是什么，数码管熄灭输出输出信号，称灭零输出端：信号，称灭零输出端：只有当输入只有当输入 ，且灭零输入信号，且灭零输入信号 时，时，才给出低电平才给出低电平 因此因此 表示译码器表示译码器将本来应该显示的零熄灭了将本来应该显示的零熄灭了 3232/63/633333/63/633434/63/63例：利用例：利用 和和 的配合，实现多位显示系统的灭的配合，实现多位显示系统的灭零控制零控制 整数部分：最高位是整数部分：最高位是0 0，而且灭掉以后，输出，而且灭掉以后，输出 作为次高位的作为次高位的 输入信号输入信号 小数部分：最低位是小数部分：最低位是0

18、 0，而且灭掉以后，输出，而且灭掉以后，输出 作为次低位的作为次低位的 输入信号输入信号3535/63/634.3.3 4.3.3 数据选择器数据选择器一、工作原理一、工作原理3636/63/63A A1 1A A0 0Y Y1 11 1X XX X0 00 00 00 0D D10100 00 01 1D D11110 01 10 0D D12120 01 11 1D D1313 例：例：“双四选一双四选一”，74HC15374HC153 分析其中的一个分析其中的一个“四选一四选一”3737/63/63例：用两个例：用两个“四选一四选一”接成接成“八选一八选一”“四选一四选一”只有只有2 2

19、位地址输入，从四个输入中选中一个位地址输入，从四个输入中选中一个“八选一八选一”的八个数据需要的八个数据需要3 3位地址代码指定其中任何一位地址代码指定其中任何一个个3838/63/63二、用数据选择器设计组合电路二、用数据选择器设计组合电路 1.1.基本原理基本原理 具有具有n n位地址输入的数据选择器，可产生任何形式的输入位地址输入的数据选择器，可产生任何形式的输入变量不大于变量不大于n+1n+1的组合函数的组合函数3939/63/63例如：例如：4040/63/634.3.4 4.3.4 加法器加法器一、一、1 1位加法器位加法器1.1.半加器，不考虑来自低位的进位，将两个半加器，不考虑

20、来自低位的进位，将两个1 1位的二进制数位的二进制数相加相加输输 入入 输输 出出A AB BS SCOCO0 00 00 00 00 01 11 10 01 10 01 10 01 11 10 01 14141/63/632.2.全加器：将两个全加器：将两个1 1位二进制数及来自低位的进位相加位二进制数及来自低位的进位相加 输输 入入输输 出出A AB BCICIS SCOCO0 00 00 00 00 00 00 01 11 10 00 01 10 01 10 00 01 11 10 01 11 10 00 01 10 01 10 01 10 01 11 11 10 00 01 11 11

21、 11 11 11 174LS18374LS18374HC18374HC1834242/63/63二、多位加法器二、多位加法器1.1.串行进位加法器串行进位加法器优点：简单优点：简单缺点：慢缺点：慢4343/63/632.2.超前进位加法器超前进位加法器基本原理：加到第基本原理：加到第i i位位的进位输入信号是两的进位输入信号是两个加数第个加数第i i位以前各位位以前各位（0 j-10 j-1）的函数，）的函数，可在相加前由可在相加前由A,BA,B两数确定。两数确定。优点：快，每优点：快，每1 1位的位的和和及最后的及最后的进位进位基本同时产生。基本同时产生。缺点：电路复杂。缺点：电路复杂。7

22、4LS28374LS2834444/63/634545/63/63三、用加法器设计组合电路三、用加法器设计组合电路 基本原理：基本原理：若能生成函数可变换成若能生成函数可变换成输入变量输入变量与与输入变量输入变量相加相加 若能生成函数可变换成若能生成函数可变换成输入变量输入变量与与常量常量相加相加例：将例：将BCDBCD的的84218421码转换为余码转换为余3 3码码输输 入入输输 出出D DC CB BA AY Y3 3Y Y2 2Y Y1 1Y Y0 00 00 00 00 00 00 01 11 10 00 00 01 10 01 10 00 00 00 01 10 00 01 10

23、01 10 00 01 11 10 01 11 10 00 01 10 00 00 01 11 11 10 01 10 01 11 10 00 00 00 01 11 10 01 10 00 01 10 01 11 11 11 10 01 10 01 10 00 00 01 10 01 11 11 10 00 01 11 11 10 00 04646/63/634.3.5 4.3.5 数值比较器数值比较器 用来比较两个二进制数的数值大小用来比较两个二进制数的数值大小一、一、1 1位数值比较器位数值比较器 A,BA,B比较有三种可能结果比较有三种可能结果4747/63/63二、多位数值比较器二、多位数值比较器1.1.原理：从高位比起，只有高位相等，才比较下一位。原理：从高位比起，只有高位相等，才比较下一位。例如：例如：4848/63/632.2.集成电路集成电路CC14585 CC14585 实现实现4 4位二进制数的比较位二进制数的比较4949/63/633.3.比较两个比较两个8 8位二进制数的大小位二进制数的大小