8.3CMOS静态门电路的功耗.ppt

《8.3CMOS静态门电路的功耗.ppt》由会员分享，可在线阅读，更多相关《8.3CMOS静态门电路的功耗.ppt（22页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、半导体半导体集成电路集成电路12/21/2022CMOS静态门电路的功耗静态门电路的功耗12/21/2022内容提要n功耗的组成n静态功耗及减小措施举例n动态功耗及减小措施举例nCMOS静态门电路的小结12/21/2022CLVddVDD0tV1.1.当输入信号为当输入信号为0 0时：时：输出保持输出保持1不变，没有电荷转移不变，没有电荷转移3.3.当输入信号从当输入信号从0 01(1(发生跳变发生跳变)时时：输出从输出从“1”转变为转变为“0”,有电荷有电荷转移转移012.2.当输入信号为当输入信号为V VDDDD时：时：输出保持输出保持0不变，没有电荷转移不变，没有电荷转移CMOS反相器的

2、功耗反相器的功耗动态功耗动态功耗静态功耗静态功耗12/21/2022CMOS反相器的功耗反相器的功耗功耗组成：功耗组成：1.静态功耗静态功耗 2.动态功耗动态功耗1.静态功耗静态功耗PS输入输入输出输出输出输出在输入为在输入为0或或1（VDD)时，两个时，两个MOS管中总是一个截止管中总是一个截止一个导通，因此没有从一个导通，因此没有从VDD到到VSS的直流通路，也没有电的直流通路，也没有电流流入栅极，因此其静态电流和功耗几乎为流流入栅极，因此其静态电流和功耗几乎为0。VinVout常规常规12/21/2022对于深亚微米器件，存在泄漏电流对于深亚微米器件，存在泄漏电流IleakageVDD

3、IleakageVout漏极扩散结漏电流漏极扩散结漏电流亚阈值漏电流亚阈值漏电流栅极漏电流栅极漏电流随着特征尺寸的减小，泄漏电流功耗变得不可忽视，随着特征尺寸的减小，泄漏电流功耗变得不可忽视，减小泄漏电流功耗是目前的研究热点之一。减小泄漏电流功耗是目前的研究热点之一。Ipn=AJS 由越过沟道区的少数载流子扩由越过沟道区的少数载流子扩散电流引起的散电流引起的 12/21/2022反向偏置二极管漏电流反向偏置二极管漏电流12/21/2022亚阈值漏电流亚阈值漏电流源极源极(S)漏极漏极(D)栅极栅极(G)VGVDID由少数载流子的扩散引起，类由少数载流子的扩散引起，类似横向晶体管似横向晶体管0.

4、10.1之间之间亚阈值振幅系数亚阈值振幅系数VT降低，降低，Isub增大增大但但VT增加，速度减慢增加，速度减慢存在速度和存在速度和功耗的折中功耗的折中考虑考虑12/21/2022降低待机功耗的方法举例：降低待机功耗的方法举例：正常工作时采用低阈正常工作时采用低阈值电压，以减少值电压，以减少CMOS电路的延迟时间电路的延迟时间 待机时采用高阈值待机时采用高阈值电压，以减少电压，以减少CMOS电路的泄漏电流电路的泄漏电流保持速度性能的基础上，保持速度性能的基础上，大幅度降低功耗大幅度降低功耗12/21/2022高Vt低VtVDDVSSSL低阈值逻辑电路低阈值逻辑电路电路工作时电路工作时导通，待机

5、导通，待机时截止时截止12/21/20222.动态功耗动态功耗PDVILVIHVinVout0VDDVDD(1)(2)(3)(4)(5)N截止截止P非饱非饱和和N饱和饱和P非饱非饱和和N非饱非饱和和P饱和饱和N非饱非饱和和P截止截止 1.短路电流功耗短路电流功耗：在输入从：在输入从0到到1或者从或者从1到到0瞬变过程中，瞬变过程中，NMOS管和管和PMOS管都处于导通管都处于导通状态，此时存在一个窄的从状态，此时存在一个窄的从VDD到到VSS的电流脉冲，由此引起的功耗的电流脉冲，由此引起的功耗叫短路电流功耗。叫短路电流功耗。CLVdd通常（开关频率较低通常（开关频率较低时）为动态功耗的主时）为

6、动态功耗的主要组成部分要组成部分2.瞬态功耗瞬态功耗：在电路开关动作：在电路开关动作时，对输出端负载电容进行放时，对输出端负载电容进行放电引起的功耗。电引起的功耗。12/21/2022短路电流功耗短路电流功耗VinVoutCLVddVoutiCtp12/21/2022瞬态功耗瞬态功耗VinVoutCLVddE=CLVDD2Pdyn=E=E*f=CLVDD2fl 为减小功耗需要减小为减小功耗需要减小CL,VDD 和和fl 动态（翻转）的能量和功耗：与驱动器件的动态（翻转）的能量和功耗：与驱动器件的电阻电阻无关无关每次翻转消耗的能量每次翻转消耗的能量E反相器的平反相器的平均转换频率均转换频率12/

7、21/2022电路中通常用时钟频率fclkPdyn=CLVDD2fclk开关活动因子开关活动因子clkout=25%=25%12/21/2022降低动态功耗的基本原则降低动态功耗的基本原则 降低电源电压降低电源电压 降低开关活动性降低开关活动性 减少实际电容减少实际电容尽量降低电路门数尽量降低电路门数12/21/2022双电源双电源LSI设计技术设计技术F/FF/FF/FF/FF/FF/FF/FF/FF/FF/FFF_AFF_B对于非关键路径采用低对于非关键路径采用低电源电压电源电压降低电源电压举例降低电源电压举例12/21/2022小振幅数据通路技术小振幅数据通路技术 数据通路信号的振幅减低

8、数据通路信号的振幅减低 在数据表现形式上下功夫，减少信号的迁移几率在数据表现形式上下功夫，减少信号的迁移几率 在不变更系统结构的基础上，采用专用数据通路在不变更系统结构的基础上，采用专用数据通路(LVDS)，以减少电路规模以减少电路规模低电压差分信号低电压差分信号降低电源电压举例降低电源电压举例12/21/2022减少毛刺和竞争冒险减少毛刺和竞争冒险降低开关活动性举例降低开关活动性举例设计时，使各支路的延时尽可能平衡设计时，使各支路的延时尽可能平衡12/21/202212/21/2022CMOS静态逻辑门的小结 MOS反相器的静态特性反相器的静态特性u 逻辑门的输入输出电平逻辑门的输入输出电平

9、u 逻辑门的噪声容限逻辑门的噪声容限u 逻辑门的逻辑阈值逻辑门的逻辑阈值 MOS反相器的动态特性反相器的动态特性u 逻辑门的开关特性逻辑门的开关特性u 逻辑门的功耗逻辑门的功耗12/21/2022CMOS静态逻辑门的小结 复合复合CMOS逻辑门的构成逻辑门的构成P网网N网网vv NMOSNMOS、PMOSPMOS互补：互补：互补：互补：（并联（并联（并联（并联=串联）串联）串联）串联）NMOSNMOS 输出为输出为输出为输出为“0”0”PMOSPMOS 输出为输出为输出为输出为“1”1”vv 生成电路为生成电路为生成电路为生成电路为负逻辑负逻辑负逻辑负逻辑：组成组成组成组成ANDAND和和和和OROR时，时，时，时，加一反向器。加一反向器。加一反向器。加一反向器。vv 晶体管数为：晶体管数为：晶体管数为：晶体管数为：输入端输入端输入端输入端 子数的子数的子数的子数的两倍两倍两倍两倍。12/21/2022作业：n名词解释：静态功耗，动态功耗n简述CMOS反相器功耗的构成。12/21/2022