第11章集成逻辑门电路和组合逻辑电路.ppt

《第11章集成逻辑门电路和组合逻辑电路.ppt》由会员分享，可在线阅读，更多相关《第11章集成逻辑门电路和组合逻辑电路.ppt（54页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、（下）（下）第第1111章章 集成逻辑门电路和组合逻辑电路集成逻辑门电路和组合逻辑电路返回返回第第1111章章 集成逻辑门电路和组合逻辑电路集成逻辑门电路和组合逻辑电路返回返回后一页后一页11.2 11.2 逻辑函数化简逻辑函数化简11.3 11.3 组合逻辑电路组合逻辑电路11.4 11.4 常用的中规模组合逻辑功能器件常用的中规模组合逻辑功能器件返回返回前一页前一页 后一页后一页2.会分析和设计简单的组合逻辑电路。会分析和设计简单的组合逻辑电路。3.理解加法器、编码器、译码器等常用组合逻理解加法器、编码器、译码器等常用组合逻 4.辑电路的工作原理和功能。辑电路的工作原理和功能。4.学会数字

2、集成电路的使用方法。学会数字集成电路的使用方法。本章要求：本章要求：1.会用逻辑代数的基本运算法则化简逻辑函数。会用逻辑代数的基本运算法则化简逻辑函数。11.2 逻辑函数化简逻辑函数化简 逻辑代数（逻辑代数（又称布尔代数又称布尔代数），它是分析和），它是分析和设计逻辑电路的数学工具。设计逻辑电路的数学工具。虽然它和普通代虽然它和普通代数一样也用字母表示变量，数一样也用字母表示变量，但变量的取值只但变量的取值只有有“0”，“1”两种，分别称为逻辑两种，分别称为逻辑“0”和逻辑和逻辑“1”。这里这里“0”和和“1”并不表示数量的并不表示数量的大小，大小，而是表示两种相互对立的逻辑状态。而是表示两种

3、相互对立的逻辑状态。逻辑代数所表示的是逻辑代数所表示的是逻辑关系逻辑关系，而不，而不是是数量关系数量关系。这是它与普通代数的本质。这是它与普通代数的本质区别。区别。前一页前一页 后一页后一页返回返回1.常量与变量的关系常量与变量的关系还原律还原律 A=A A+A=A重叠律重叠律A A=A.互补律互补律 A+A=1 A A=0.0-1律律A+1=1 A 0=0.自等律自等律A+0=AA 1=A.前一页前一页 后一页后一页11.2.1 逻辑代数运算法则逻辑代数运算法则2.逻辑代数的基本运算法则逻辑代数的基本运算法则交换律交换律A+B=B+AA B=B A.分配律分配律A (B+C)=A B+A C

4、.A+(B C)=(A+B)(A+C).普通代数普通代数不适用！不适用！结合律结合律(A+B)+C=A+(B+C)(A B)C=A (B C).返回返回A BBAA+BA B.A B.A+B0001101111100100前一页前一页 后一页后一页A+1=1 A A=A.证证:(A+B)(A+C).A+(B C)=(A+B)(A+C).反演律反演律A+B=A B.A B=A+B.1100000011111100列真值表证明：列真值表证明：返回返回吸收律吸收律(1)A+AB=A (2)A(A+B)=A前一页前一页 后一页后一页证明证明：例如例如：(3)A(A+B)=AB(4)A+AB=A+BA+

5、A=1A+AB=A被吸收被吸收返回返回(5)AB+AB=A(6)(A+B)(A+B)=A.11.2.2 逻辑函数的表示方法逻辑函数的表示方法一、逻辑函数表达式的基本形式一、逻辑函数表达式的基本形式前一页前一页 后一页后一页返回返回1、“积之和积之和”（与或）表达（与或）表达式式表达式中包含若干个表达式中包含若干个“积积”项，每个项，每个“积积”项中可有一个或多项中可有一个或多个变量以原变量或反变量的形式出现的字母，所有个变量以原变量或反变量的形式出现的字母，所有“积积”的的“和和”表示一个函数。如：表示一个函数。如：2、“和之积和之积”（或与）表达（或与）表达式式表达式中包含若干个表达式中包含

6、若干个“和和”项，每个项，每个“和和”项中可有一个或多项中可有一个或多个变量以原变量或反变量的形式出现的字母，所有个变量以原变量或反变量的形式出现的字母，所有“和和”的的“积积”表示一个函数。如：表示一个函数。如：3、一般表达式、一般表达式如：如：一般表达式可转换成一般表达式可转换成“与或与或”表达式或者表达式或者“或与或与”表达式。表达式。最小项之和最小项之和 在一个积项中，每个变量均以原变量或反变量的形式出现在一个积项中，每个变量均以原变量或反变量的形式出现且只出现一次，则这个积项称为且只出现一次，则这个积项称为最小项最小项。积项中的原变量记为。积项中的原变量记为1，反变量记为，反变量记为

7、0。任何表达式都可转换成最小项之和的形式。任何表达式都可转换成最小项之和的形式。二、逻辑函数表达式的标准形式二、逻辑函数表达式的标准形式n个变量则有个变量则有2n个最小项个最小项以以三个变量为例，则有三个变量为例，则有8个最小项，个最小项，编号编号如下表：如下表：最小项最小项编编 号号m0m1m2m3m4m5m6m7最小项的性质：在输入变量的一组取值下有且只有一组取值为1；任意两个最小项之积为0；全体最小项之和为1。上述表达式可简写为：上述表达式可简写为：逻辑函数的最小项表达式逻辑函数的最小项表达式11.2.3 逻辑函数的化简逻辑函数的化简 利用上述逻辑代数的基本公式，可对某些利用上述逻辑代数

8、的基本公式，可对某些逻辑关系式进行运算和简化，逻辑关系式进行运算和简化，则可使用较少的则可使用较少的逻辑门实现同样的逻辑功能。逻辑门实现同样的逻辑功能。从而可节省器件，从而可节省器件，降低成本，提高电路工作的可靠性。降低成本，提高电路工作的可靠性。前一页前一页 后一页后一页=AB(C+C)+AB=AB+AB=B返回返回例例1：ABCABC+化简化简 Y=AB 吸收吸收例例3:化简化简A B=A+B.前一页前一页 后一页后一页例例2：证明：证明：AB+AC+BC=AB+ACAB+AC+(A+A)BC吸收吸收吸收吸收=AB+AC左边左边=AB+ABC+AC+ACB=返回返回11.3 11.3 组合

9、逻辑电路的分析与设计组合逻辑电路的分析与设计 组合逻辑电路：任何时刻电路的输出状组合逻辑电路：任何时刻电路的输出状态只取决于该时刻的输入状态，而与该时刻态只取决于该时刻的输入状态，而与该时刻以前的电路状态无关。以前的电路状态无关。组合逻辑电路框图组合逻辑电路框图X1XnX2Y2Y1Yn.组合逻辑电路组合逻辑电路输入输入输出输出前一页前一页 后一页后一页返回返回11.3.1 11.3.1 组合逻辑电路的分析组合逻辑电路的分析 1.由逻辑图写出输出端的逻辑表达式由逻辑图写出输出端的逻辑表达式2.运用逻辑代数化简或变换运用逻辑代数化简或变换3.列真值表列真值表4.分析逻辑功能分析逻辑功能已知逻辑电路

10、已知逻辑电路确定确定逻辑功能逻辑功能分析步骤：分析步骤：前一页前一页 后一页后一页返回返回Y1.AB。&YY3Y2.例例 1：分析下图的逻辑功能：分析下图的逻辑功能 1.写出逻辑表达式写出逻辑表达式Y=Y2 Y3=A AB B AB.A B.A B.A.A B.B前一页前一页 后一页后一页返回返回2.应用逻辑代数化简应用逻辑代数化简Y=A AB B AB.=A AB+B AB.=AB+AB反演律反演律 =A (A+B)+B (A+B).反演律反演律前一页前一页 后一页后一页 =A AB+B AB.返回返回 3.列真值表列真值表001 100111001 4.分析逻辑功能分析逻辑功能 输入输入相

11、同相同输出为输出为“0”，输入，输入相异相异输出为输出为“1”，称为称为“异或异或”逻辑关系。这种电路称逻辑关系。这种电路称“异或异或”门门。Y=AB+AB=A B逻辑式逻辑式=1ABY逻辑符号逻辑符号前一页前一页 后一页后一页返回返回ABY1.写出逻辑式写出逻辑式例例 2：分析下图的逻辑功能：分析下图的逻辑功能。.&。&。1。1.BAY&A B.Y=AB AB .ABAB=AB+AB化简化简前一页前一页 后一页后一页返回返回 2.列逻辑真值表列逻辑真值表001 100100111Y=AB+AB3.分析逻辑功能分析逻辑功能 输入输入相同相同输出为输出为“1”，输入，输入相异相异输出为输出为“0

12、”，称为，称为“判一致电路判一致电路”，可用于判断各输，可用于判断各输入端的状态是否相同。入端的状态是否相同。前一页前一页 后一页后一页返回返回ABY例例 3：分析下图的逻辑功能：分析下图的逻辑功能Y。&。&。1.BA&C写出逻辑式：写出逻辑式：=AC+BCA101AY=AC BC设：设：C=1前一页前一页封锁封锁打开打开选通选通A信号信号前一页前一页 后一页后一页返回返回例例 3：分析下图的逻辑功能：分析下图的逻辑功能封锁封锁打开打开B0Y。&。&。1.BA&C11B选通选通B信号信号写出逻辑式：写出逻辑式：=AC+BCY=AC BC设：设：C=0前一页前一页 后一页后一页返回返回11.3.

13、2 11.3.2 组合逻辑电路的设计组合逻辑电路的设计根据逻辑功能要求根据逻辑功能要求逻辑电路逻辑电路设计设计 1.由逻辑要求，列出逻辑真值表由逻辑要求，列出逻辑真值表 2.由逻辑真值表写出逻辑表达式由逻辑真值表写出逻辑表达式 3.简化和变换逻辑表达式简化和变换逻辑表达式 4.画出逻辑图画出逻辑图设计步骤如下：设计步骤如下：前一页前一页 后一页后一页返回返回例例 1：设计一个三变量奇偶检验器。：设计一个三变量奇偶检验器。要求要求:当输入变量当输入变量A、B、C中有奇数个同时为中有奇数个同时为“1”时，输出为时，输出为“1”，否则为，否则为“0”。用用“与与非非”门实现。门实现。1.列真值表列真

14、值表前一页前一页 后一页后一页返回返回 A B C Y 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 1 101001 2.写出逻辑表达式写出逻辑表达式 前一页前一页 后一页后一页取取 Y=“1”列逻辑式列逻辑式若输入变量为若输入变量为“1”，则，则取输入变量本身取输入变量本身(如如 A)；若输入变量为若输入变量为“0”则取则取其反变量其反变量(如如 A)。各组合之间各组合之间是是“或或”关系关系在一种组合中，各输入在一种组合中，各输入变量之间是变量之间是“与与”关系关系返回返回 A B C Y 0 0 00 0 10 1 00 1 11 0 01 0 1

15、1 1 01 1 10 1 101001 3.画出逻辑图画出逻辑图0110011111&000101110111前一页前一页 后一页后一页返回返回&ABC例例 2:某工厂有某工厂有A、B、C三个车间和一个自备三个车间和一个自备电站，站内有两台发电机电站，站内有两台发电机G1和和G2。G1的容量是的容量是G2的两倍。如果一个车间开工，只需的两倍。如果一个车间开工，只需G2运行即运行即可满足要求；如果两个车间开工，只需可满足要求；如果两个车间开工，只需G1运行，运行，如果三个车间同时开工，则如果三个车间同时开工，则G1和和 G2均需运行。均需运行。试画出控制试画出控制G1和和 G2运行的逻辑图。运

16、行的逻辑图。前一页前一页 后一页后一页 设：设：A、B、C分别表示三个车间的开工状态：分别表示三个车间的开工状态：开工为开工为“1”，不开工为，不开工为“0”；G1和和 G2运行为运行为“1”，不运行为，不运行为“0”。1.根据逻辑要求列真值表根据逻辑要求列真值表 首先假设逻辑变量、逻辑函数取首先假设逻辑变量、逻辑函数取“0”、“1”的含义。的含义。返回返回 逻辑要求：如果一个车逻辑要求：如果一个车间开工，只需间开工，只需G2运行即可运行即可满足要求；如果两个车间满足要求；如果两个车间开工，只需开工，只需G1运行，如果运行，如果三个车间同时开工，则三个车间同时开工，则G1和和 G2均需运行。均

17、需运行。开工开工“1”不开工不开工“0”运行运行“1”不运行不运行“0”1.根据逻辑要求列真值表根据逻辑要求列真值表前一页前一页 后一页后一页1 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 00111 0 0 1 00001 11 0 1返回返回A B C G1 G22.由真值表写出逻辑式由真值表写出逻辑式取取 G=“1”若输入变量为若输入变量为“1”则则取输入变量本身取输入变量本身(如如A)；若输入变量为若输入变量为“0”则取其反变量则取其反变量(如如 A)。前一页前一页 后一页后一页在一种组合中，各输入在一种组合中，各输入变量之间是变量之间是“与与”关

18、系关系各组合之间是各组合之间是“或或”关关系系返回返回1 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 00111 0 0 1 00001 11 0 1A B C G1 G2 3.化简逻辑式化简逻辑式4.用用“与非与非”门构成逻辑电路门构成逻辑电路前一页前一页 后一页后一页返回返回加法器加法器前一页前一页 后一页后一页加法器加法器:实现二进制加法运算的电路实现二进制加法运算的电路进位进位如：如：0 0 0 0 11+10101010不考虑低位不考虑低位来的进位来的进位半加器实现半加器实现要考虑低位要考虑低位来的进位来的进位全加器实现全加器实现返回返回1、半加

19、器半加器 前一页前一页 后一页后一页 半加：实现两个一位二进制数相加，半加：实现两个一位二进制数相加，不考虑来自低位的进位。不考虑来自低位的进位。两个输入两个输入AB表示两个同位相加的数表示两个同位相加的数两个输出两个输出SC表示半加和表示半加和表示向高位的进位表示向高位的进位COABSC逻辑符号：逻辑符号：半加器：半加器：返回返回半加器真值表半加器真值表逻辑表达式逻辑表达式逻辑图逻辑图&=1.ABSC前一页前一页 后一页后一页返回返回0 0A B S C0 00 11 01 11 01 00 12、全加器全加器输入输入Ai表示两个同位相加的数表示两个同位相加的数BiCi-1表示低位来的进位表

20、示低位来的进位输出输出表示本位和表示本位和表示向高位的进位表示向高位的进位CiSi 全加：实现两个一位二进制数相加，全加：实现两个一位二进制数相加，且考虑来自低位的进位。且考虑来自低位的进位。逻辑符号：逻辑符号：COAiBiCi-1SiCiCI前一页前一页 后一页后一页 全加器：全加器：返回返回Ai Bi Ci-1 Si Ci 0 00 00 10 11 01 01 11 11.列真值表列真值表2.写出逻辑式写出逻辑式前一页前一页 后一页后一页返回返回1 00 01 00 11 00 10 11 101010101&=11.AiCiSiCi-1Bi逻辑图逻辑图COCO1AiBiCi-1SiCi

21、半加器构成的全加器半加器构成的全加器前一页前一页 后一页后一页返回返回11.4 11.4 常用中规模集成组合逻辑功能器件常用中规模集成组合逻辑功能器件 在数字电路中，常用的组合电路有加法在数字电路中，常用的组合电路有加法器、译码器等。下面分别介绍这几种典器、译码器等。下面分别介绍这几种典型组合逻辑电路的基本结构、工作原理型组合逻辑电路的基本结构、工作原理和使用方法。和使用方法。11.4.1 二进制并行加法器二进制并行加法器引线排列图引线排列图74LS83B4 S4 C4 C0 GND B1 A1 S11 2 3 4 5 6 7 8A4 S3 A3 B3 Ucc S2 B2 A216 15 14

22、 13 12 11 10 9 内部由若干全内部由若干全加器级联而成，加器级联而成，用来实现两个用来实现两个四位四位二进制数二进制数的加法。的加法。如图连接以后可如图连接以后可得两个四位二进得两个四位二进制数加法结果为制数加法结果为C4S4S3S2S15V可以采用多片级联的方法实现多位加法运算。可以采用多片级联的方法实现多位加法运算。例如：例如：两两片可构成片可构成8位二进制数加法。位二进制数加法。74LS83（二）（二）B4 S4 C4 C0 GND B1 A1 S11 2 3 4 5 6 7 8A4 S3 A3 B3 Ucc S2 B2 A216 15 14 13 12 11 10 974L

23、S83（一）（一）B4 S4 C4 C0 GND B1 A1 S11 2 3 4 5 6 7 8A4 S3 A3 B3 Ucc S2 B2 A216 15 14 13 12 11 10 9S5S6S7S8+5V+5V运算结果为：运算结果为：C8S8S7S6S5S4S3S2S111.4.2 11.4.2 译码器和数字显示译码器和数字显示 译码器是将代码的组合译成一个特定的输译码器是将代码的组合译成一个特定的输出信号的组合逻辑电路。出信号的组合逻辑电路。前一页前一页 后一页后一页返回返回一、一、二进制译码器二进制译码器X1XnX2Y2Y1Y2n-1.二进制二进制译码器译码器二进制译码器一般原理图二

24、进制译码器一般原理图二进制译码器具有二进制译码器具有n个个输入端，输入端，个输出端个输出端和一个使能端。当使和一个使能端。当使能信号有效时，对应能信号有效时，对应每一组输入只有一个每一组输入只有一个输出端为有效电平，输出端为有效电平，其余输出端为无效电其余输出端为无效电平。平。8个个3位位译码器译码器二二进进制制代代码码高高低低电电平平信信号号3位二进制译码器（位二进制译码器（3线线8线译码器）线译码器）例：三位二进制译码器（输出高电平有效）例：三位二进制译码器（输出高电平有效）前一页前一页 后一页后一页返回返回输输 入入A B CY0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 0 1

25、0 0 0 0 0 0 00 0 1 0 1 0 0 0 0 0 00 1 0 0 0 1 0 0 0 0 00 1 1 0 0 0 1 0 0 0 01 0 0 0 0 0 0 1 0 0 01 0 1 0 0 0 0 0 1 0 01 1 0 0 0 0 0 0 0 1 01 1 1 0 0 0 0 0 0 0 1输输 出出真真 值值 表表 写出逻辑表达式写出逻辑表达式Y0=A B CY1=A B CY7=A B CY2=A B CY3=A B CY4=A BCY6=A B CY5=A B C前一页前一页 后一页后一页返回返回.&Y0Y1Y2Y3Y4Y5Y6Y7111CBA0 1 11 0

26、 010000000逻辑图逻辑图前一页前一页 后一页后一页返回返回74LS138型型译码器译码器引线排列图引线排列图3/8 线译码器线译码器A、B、C是输入端是输入端Y0Y7是输出端是输出端G1、G2A、G2B是使能是使能端端 16 15 14 13 12 11 10 91 2 3 4 5 6 7 874LS138A B C G2A G2B G1 Y7 GNDVCC Y0 Y1 Y2 Y3 Y4 Y5 Y674LS138A B C G1 G2A G2BY0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74LS138型型译码器译码器输输 入入C B AY0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

27、0 0 0 0 1 1 1 1 1 1 10 0 1 1 0 1 1 1 1 1 10 1 0 1 1 0 1 1 1 1 10 1 1 1 1 1 0 1 1 1 11 0 0 1 1 1 1 0 1 1 11 0 1 1 1 1 1 1 0 1 11 1 0 1 1 1 1 1 1 0 11 1 1 1 1 1 1 1 1 1 0输输 出出真真 值值 表表 G1=0或或G2=1输出均为高。输出均为高。G1=1 G2=0 电路正常工作电路正常工作38线译码器线译码器74138的逻辑表达式的逻辑表达式；器件不工作；器件不工作 ；器件工作；器件工作G1=1和和G2A+G2B=0同时满足，同时满足

28、，Yi=mi (i=0,1,7)G1=1和和G2A+G2B=0不同时满足，不同时满足，Yi=1(i=0,1,7)74LS138型型译码器译码器1、扩展、扩展(4/16线线)：见：见P2512、构成、构成3输入多输出的组合逻辑电路（加法器）输入多输出的组合逻辑电路（加法器）：Ci-1 B A1 0 0&74LS138A B C G1 G2A G2BY0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 SiCi11.4.2 11.4.2 二二-十进制十进制显示译码器显示译码器 在数字电路中，常常需要把运算结果用在数字电路中，常常需要把运算结果用十进制显示出来，这就要用显示译码器。十进制显示出来，这就要用

29、显示译码器。二二 十十进进制制代代码码译译码码器器驱驱动动器器显显示示器器前一页前一页 后一页后一页返回返回。.abcdefg共阴极接法共阴极接法gfedcba 1.半导体数码管半导体数码管 由七段发光二极管构成由七段发光二极管构成例：例：共阴极接法共阴极接法a b c d e f g 0 1 1 0 0 0 01 1 0 1 1 0 1gfedcbagfedcba低低电电平平时时发发光光高高电电平平时时发发光光。.。a bcdefg共阳极接法共阳极接法。前一页前一页 后一页后一页返回返回 2.七段译码显示器七段译码显示器前一页前一页 后一页后一页A0 A1A2A3agfedcb译译码码器器二

30、二 十十进进制制代代码码7个个4位位10010111111(共阴极共阴极)返回返回七段显示译码器真值表七段显示译码器真值表前一页前一页 后一页后一页A3 A2 A1 A0a b c d e f g 0 0 0 0 1 1 1 1 1 1 0 00 0 0 1 0 1 1 0 0 0 0 10 0 1 0 1 1 0 1 1 0 1 20 0 1 1 1 1 1 1 0 0 1 30 1 0 0 0 1 1 0 0 1 1 40 1 0 1 1 0 1 1 0 1 1 50 1 1 0 1 0 1 1 1 1 1 60 1 1 1 1 1 1 0 0 0 0 71 0 0 0 1 1 1 1 1 1 1 81 0 0 1 1 1 1 1 0 1 1 9输输 入入输输 出出显示显示数码数码七段显示译码器真值表七段显示译码器真值表gfedcba返回返回常用译码电路常用译码电路7448及其与数码管的连接见及其与数码管的连接见P253作业：作业：11-7（3）、）、11-9（1）11-10、11-18