第6章门电路和组合逻辑电路.ppt

《第6章门电路和组合逻辑电路.ppt》由会员分享，可在线阅读，更多相关《第6章门电路和组合逻辑电路.ppt（84页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第6章 门电路与组合逻辑电路1第6章 门电路和组合逻辑电路6.1 数字信号、数制与码制6.2 逻辑函数及其化简6.3 逻辑门电路6.4 组合逻辑电路26.1数字信号、数制与码制数字信号、数制与码制 6.1.1 6.1.1 数字信号数字信号u数字信号数字信号是在是在时间时间和和数值数值上都上都离散离散的信号有的信号有0 0、1 1两个数值两个数值u数字信号数字信号是一种是一种跃变跃变的的脉冲信号脉冲信号，持续时间短，持续时间短u数字信号数字信号传输可靠，易于存储，抗干扰能力强，稳定性好传输可靠，易于存储，抗干扰能力强，稳定性好u最常见的最常见的矩形波矩形波和和尖顶波尖顶波，如上图所示，如上图所示

2、3实际的矩形波并不那么理想，实际的矩形波并不那么理想，上升沿上升沿和和下降沿下降沿不是很陡峭，实不是很陡峭，实际的矩形波如图所示，图中标明了脉冲波形的几个主要参数。际的矩形波如图所示，图中标明了脉冲波形的几个主要参数。脉冲幅值脉冲幅值Um：脉：脉冲波形最大值冲波形最大值脉冲周期脉冲周期T：相邻：相邻两个脉冲信号上升沿两个脉冲信号上升沿（或下降沿）上，脉（或下降沿）上，脉冲幅度的冲幅度的10%两点之两点之间的时间间隔间的时间间隔脉冲上升时间脉冲上升时间tr：脉：脉冲从幅值冲从幅值的的10%处处上升到幅值上升到幅值的的90%处所需的时间值。处所需的时间值。脉冲下降时间脉冲下降时间tf：脉冲：脉冲从

3、从90%幅值下降到幅值下降到10%幅值所需的时间幅值所需的时间脉冲宽度脉冲宽度tp：脉冲波：脉冲波形上升到形上升到50%Um至至下降到下降到50%Um所需所需的时间。的时间。6.1数字信号、数制与码制数字信号、数制与码制46.1数字信号、数制与码制数字信号、数制与码制 6.1.2 数制及其转换任意进制（任意进制（NN进制）计数的一般形式进制）计数的一般形式u十进制十进制规则：规则：用用NN来取代此式中的来取代此式中的1010，其中低位和相邻高位之间的关系是，其中低位和相邻高位之间的关系是“逢十进一逢十进一”u二进制二进制规则：规则：二进制是以二进制是以2 2为基数的计数进位制。在二进制中仅有为

4、基数的计数进位制。在二进制中仅有0 0和和1 1两个数码。二进两个数码。二进制的关系是制的关系是“逢二进一逢二进一”，即，即1+1=101+1=10。56.1数字信号、数制与码制数字信号、数制与码制u八进制八进制规则：规则：八进制采用八进制采用0 07 7这这8 8个数码，是以个数码，是以8 8为基数的计数进位制。八进制为基数的计数进位制。八进制的进位规律是的进位规律是“逢八进一逢八进一”。八进位制可以转换为十进制数，例如。八进位制可以转换为十进制数，例如u十六进制十六进制规则规则:十六进制的进位关系是十六进制的进位关系是“逢十六进一逢十六进一”，有，有0 09 9，并且用，并且用A A、B

5、B、C C、D D、E E、F F（字母不区分大小写）这（字母不区分大小写）这6 6个字母来分别表示个字母来分别表示1010、11 11、1212、1313、1414、1515。十六进制可以转换为十进制数，例如。十六进制可以转换为十进制数，例如66.1数字信号、数制与码制数字信号、数制与码制采用采用“除除2 2取余取余”整数部分整数部分十进制转换成十六进制十进制转换成十六进制步骤如下步骤如下用用2 2整除十进制整数，可以得到一个商和余数；再用整除十进制整数，可以得到一个商和余数；再用2 2去除去除商，又会得到一个商和余数，如此进行，直到商为商，又会得到一个商和余数，如此进行，直到商为0 0时为

6、止，时为止，然后把先得到的余数作为二进制数的低位有效位，后得到的余然后把先得到的余数作为二进制数的低位有效位，后得到的余数作为二进制数的高位有效位，依次排列。数作为二进制数的高位有效位，依次排列。76.1数字信号、数制与码制数字信号、数制与码制采用采用“乘乘2 2取整取整”法法小数部分小数部分十进制转换成十六进制十进制转换成十六进制步骤如下步骤如下用用2 2乘十进制小数，可以得到积，将积的整数部分取出，再乘十进制小数，可以得到积，将积的整数部分取出，再用用2 2乘余下的小数部分，又得到一个积，再将积的整数部分取乘余下的小数部分，又得到一个积，再将积的整数部分取出，如此出，如此 进行，直到积中的

7、小数部分为零，此时进行，直到积中的小数部分为零，此时0 0或或1 1为二进制为二进制的最后一位，或者达到所要求的精度为止的最后一位，或者达到所要求的精度为止 。86.1数字信号、数制与码制数字信号、数制与码制【例例6.1.1】将十进制数将十进制数25.125转换为二进制数。转换为二进制数。故整数部分故整数部分为为(25)10=(11001)2整数部分采用整数部分采用“除基取余除基取余”得到得到小数部分采用小数部分采用“乘基取整乘基取整”得到得到故小数部分故小数部分为为(0.125)10=(0.001)2将上述两部分相加，将上述两部分相加，综综合可得合可得(25.125)10=(11001.00

8、1)296.1数字信号、数制与码制数字信号、数制与码制十进制转换成十六进制与十进制转换成二进十进制转换成十六进制与十进制转换成二进制类似，只要把整数部分的除制类似，只要把整数部分的除2 2改成除改成除1616，小，小数部分的乘数部分的乘2 2改成乘改成乘1616即可。即可。十进制转换成十六进制十进制转换成十六进制106.1数字信号、数制与码制数字信号、数制与码制用二进制数表示一位十进制数的编码，称为二用二进制数表示一位十进制数的编码，称为二-十进制码，即十进制码，即BCDBCD码。其中码。其中84218421码是码是BCDBCD码中最常用的代码，从码中最常用的代码，从 高位到低位的高位到低位的

9、权值分别为权值分别为8 8、4 4、2 2、1 1。上表所示为。上表所示为84218421的代码表。的代码表。BCDBCD（Binary Coded DecimalBinary Coded Decimal）码）码十进制数BCD十进制数BCD00000501011000160110200107011130011810004010091001116.1数字信号、数制与码制数字信号、数制与码制【例例6.1.2】求二进制数求二进制数10001.01对应的对应的BCD8421码码。解：解：首先将二首先将二进进制数制数10001.01转换转换成十成十进进制数，得制数，得(10001.01)2=(17.25

10、)10，再分，再分别别将十将十进进制数制数17.25中的每个数中的每个数值值分分别转换别转换成成8421码码。1对应对应0001；7对应对应0111；2对应对应0010；5对应对应0101，将以上数，将以上数值值按其按其权权位分位分别别放置，即可得放置，即可得(10001.01)2=(17.25)10=(00010111.00100101)BCD8421126.2逻辑函数及其化简逻辑函数及其化简6.2.1 逻辑代数的运算逻辑逻辑运算的基本运算有运算的基本运算有3种：与、或和非运算。种：与、或和非运算。1与逻辑图图6.2.1由开关由开关组组成的与成的与逻辑门电逻辑门电路路当决定某一事件的所有条件

11、都具备时，事件才能发生。当决定某一事件的所有条件都具备时，事件才能发生。ABY000100010111表表6.2.1与与逻辑逻辑的真的真值值表表136.2逻辑函数及其化简逻辑函数及其化简在逻辑代数中，用运算符号表示各种逻辑的输出与输在逻辑代数中，用运算符号表示各种逻辑的输出与输入之间的关系，形成了逻辑函数表达式。与逻辑的关入之间的关系，形成了逻辑函数表达式。与逻辑的关系式为系式为与逻辑的与逻辑的 逻辑符号如图逻辑符号如图6.2.26.2.2所示。所示。图图6.2.2146.2逻辑函数及其化简逻辑函数及其化简2或逻辑或逻辑当决定某一事件的一个或多个条件满足时，事件便能发生。当决定某一事件的一个或

12、多个条件满足时，事件便能发生。ABY000101011111表表6.2.1或或逻辑逻辑的真的真值值表表图图6.2.3 由开关组成的或逻辑门电路由开关组成的或逻辑门电路156.2逻辑函数及其化简逻辑函数及其化简或逻辑的关系式为或逻辑的关系式为或逻辑的逻辑符号如图或逻辑的逻辑符号如图6.2.46.2.4所示所示图图6.2.4166.2逻辑函数及其化简逻辑函数及其化简3非逻辑非逻辑条件具备时，事件不能发生；条件不具备时，事件一定发生。条件具备时，事件不能发生；条件不具备时，事件一定发生。表表6.2.3 非逻辑的真值表非逻辑的真值表图图6.2.5 由开关组成的非逻辑门电路由开关组成的非逻辑门电路 AY

13、0110176.2逻辑函数及其化简逻辑函数及其化简非逻辑的关系式为非逻辑的关系式为非逻辑的逻辑符号如图非逻辑的逻辑符号如图6.2.56.2.5所示所示图图6.2.5186.2逻辑函数及其化简逻辑函数及其化简 6.2.2 6.2.2 逻辑代数的基本定律逻辑代数的基本定律196.2逻辑函数及其化简逻辑函数及其化简和和【例例6.2.1】用真值表证明反演律用真值表证明反演律成立。成立。解：列出解：列出A、B取值组合的真值表，如表取值组合的真值表，如表6.2.5所示，对应所示，对应A、B的不同的不同组合，等式两边的真值表组合，等式两边的真值表 相同，因此，反演律成立。相同，因此，反演律成立。206.2逻

14、辑函数及其化简逻辑函数及其化简【例例6.2.2】证明证明解：从等式右边推导，展开式子，分别利用互补律、吸收率解：从等式右边推导，展开式子，分别利用互补律、吸收率216.2逻辑函数及其化简逻辑函数及其化简 6.2.3 逻辑函数的表达方式逻辑函数的表达方式逻辑函数常用逻辑式、逻辑状态表、逻辑图等几种方法表达逻辑函数常用逻辑式、逻辑状态表、逻辑图等几种方法表达，这些方法之间也，这些方法之间也可以相互转换。可以相互转换。1逻辑式在前面介绍的逻辑式中，在前面介绍的逻辑式中，A和和B是输入变量，是输入变量，Y是输出变量；字母上无反号的是原是输出变量；字母上无反号的是原变量，有反号的是反变量。逻辑式是用与、

15、或、非等运算来表达逻辑函数的表达变量，有反号的是反变量。逻辑式是用与、或、非等运算来表达逻辑函数的表达式。比如式。比如22最小项最小项m：nm是乘积项是乘积项n包含包含n个因子个因子nn个变量均以原变量和反变量的形式在个变量均以原变量和反变量的形式在m中出现一次中出现一次 最小项之和最大项之积最小项之和最大项之积一、最小项一、最小项在在n n个变量逻辑函数中，若个变量逻辑函数中，若mm为包含为包含n n个个因子的乘积项，而且这因子的乘积项，而且这n n个变量均以原个变量均以原变量或反变量的形式在变量或反变量的形式在mm中出现一次，中出现一次，则称则称mm为该组变量的最小项。为该组变量的最小项。

16、1、概念：、概念：6.2逻辑函数及其化简逻辑函数及其化简23最小项的性质最小项的性质n在输入变量任意取值下，有且仅有一个最小项的值为在输入变量任意取值下，有且仅有一个最小项的值为1。n全体最小项之和为全体最小项之和为1。n任何两个最小项之积为任何两个最小项之积为0。n两个两个相邻相邻的最小项之和可以的最小项之和可以合并合并，消去一对因子，只留，消去一对因子，只留下公共因子。下公共因子。-相邻相邻：仅一个变量不同的最小项：仅一个变量不同的最小项如如6.2逻辑函数及其化简逻辑函数及其化简246.2逻辑函数及其化简逻辑函数及其化简2逻辑状态表逻辑状态表也称为真值表，是将输入逻辑变量的各种可能逻辑状态

17、表也称为真值表，是将输入逻辑变量的各种可能取值和相应的函数值排列在一起而组成的表格。取值和相应的函数值排列在一起而组成的表格。ABCY00000010010001111000101111001111表表6.2.6 的的逻辑逻辑状状态态表表256.2逻辑函数及其化简逻辑函数及其化简反之，也可以从状态表写出逻辑式，步骤如下：反之，也可以从状态表写出逻辑式，步骤如下：反之，也可以从状态表写出逻辑式，步骤如下：反之，也可以从状态表写出逻辑式，步骤如下：（1 1 1 1）从真值）从真值）从真值）从真值 表中找出所有使表中找出所有使表中找出所有使表中找出所有使Y=1Y=1Y=1Y=1（或（或（或（或Y=0

18、Y=0Y=0Y=0）的输入变量）的输入变量）的输入变量）的输入变量组合，列逻辑式；组合，列逻辑式；组合，列逻辑式；组合，列逻辑式；（2 2 2 2）对一种组合而言，输入变量之间是与逻辑关系。对）对一种组合而言，输入变量之间是与逻辑关系。对）对一种组合而言，输入变量之间是与逻辑关系。对）对一种组合而言，输入变量之间是与逻辑关系。对应于应于应于应于Y=1Y=1Y=1Y=1，如果输入变量为，如果输入变量为，如果输入变量为，如果输入变量为1 1 1 1，则取其原变量；如果输入，则取其原变量；如果输入，则取其原变量；如果输入，则取其原变量；如果输入变量为变量为变量为变量为0 0 0 0，则取其反变量，各

19、项相乘，则取其反变量，各项相乘，则取其反变量，各项相乘，则取其反变量，各项相乘 ；（3 3 3 3）各种组合之间是或逻辑关系，故将（）各种组合之间是或逻辑关系，故将（）各种组合之间是或逻辑关系，故将（）各种组合之间是或逻辑关系，故将（2 2 2 2）所得乘积）所得乘积）所得乘积）所得乘积项取和项取和项取和项取和 。266.2逻辑函数及其化简逻辑函数及其化简3逻辑图逻辑图逻辑乘用与门实现，逻辑加用或门逻辑乘用与门实现，逻辑加用或门逻辑乘用与门实现，逻辑加用或门逻辑乘用与门实现，逻辑加用或门实现，求反用非门实现。从前面分实现，求反用非门实现。从前面分实现，求反用非门实现。从前面分实现，求反用非门实

20、现。从前面分析可知，一个逻辑函数的逻辑式不析可知，一个逻辑函数的逻辑式不析可知，一个逻辑函数的逻辑式不析可知，一个逻辑函数的逻辑式不是唯一的，所以逻辑图也不是唯一是唯一的，所以逻辑图也不是唯一是唯一的，所以逻辑图也不是唯一是唯一的，所以逻辑图也不是唯一的。但是逻辑状态表是唯一的。的。但是逻辑状态表是唯一的。的。但是逻辑状态表是唯一的。的。但是逻辑状态表是唯一的。276.2逻辑函数及其化简逻辑函数及其化简 6.2.4 逻辑函数的化简逻辑函数的化简逻辑表达式越简单，则实现它所需要的逻辑元逻辑表达式越简单，则实现它所需要的逻辑元逻辑表达式越简单，则实现它所需要的逻辑元逻辑表达式越简单，则实现它所需要

21、的逻辑元件就越少，逻辑电路的可靠性和稳定性也就越高，件就越少，逻辑电路的可靠性和稳定性也就越高，件就越少，逻辑电路的可靠性和稳定性也就越高，件就越少，逻辑电路的可靠性和稳定性也就越高，成本也越低。成本也越低。成本也越低。成本也越低。逻辑函数化简的方法逻辑函数化简的方法逻辑代数运算法化简逻辑代数运算法化简卡诺图化简卡诺图化简286.2逻辑函数及其化简逻辑函数及其化简代数运算法化简代数运算法化简并项法并项法吸收律吸收律配项法配项法加项法加项法（1 1）并项法）并项法 规则：利用规则：利用 ，将两项合并为一项，并消去一个或两个变量，例如，将两项合并为一项，并消去一个或两个变量，例如296.2逻辑函数

22、及其化简逻辑函数及其化简（2 2）吸收律）吸收律应用应用 A+AB=AA+AB=A，消去多余的因子，例如，消去多余的因子，例如:（3）配项法）配项法应用应用 ，将，将 与乘积项相乘，展开化简，例如与乘积项相乘，展开化简，例如306.2逻辑函数及其化简逻辑函数及其化简（4 4）加项法）加项法应用应用 ，在逻辑式中添加相同的项，然后合并化简，例如，在逻辑式中添加相同的项，然后合并化简，例如【例例6.2.3】应用逻辑代数运算法化简逻辑式应用逻辑代数运算法化简逻辑式 。316.2逻辑函数及其化简逻辑函数及其化简【例例6.2.4】化简逻辑式化简逻辑式 。代数法化简逻辑函数的代数法化简逻辑函数的优点优点简

23、单方便，对函数中的变量个数没有限制简单方便，对函数中的变量个数没有限制缺点缺点需要熟练地掌握和灵活地运用逻辑代数的基本定律和基本公式，需要熟练地掌握和灵活地运用逻辑代数的基本定律和基本公式，并且需要一定的技巧。并且需要一定的技巧。卡诺图的构成卡诺图的构成图中的图中的一小格一小格一小格一小格对应真值表中的对应真值表中的一行一行一行一行，即对应一个即对应一个最小项最小项最小项最小项，又称真值图，又称真值图A B0 00 11 01 1 m0 m1 m2 m3AABBABBAAB ABAB1010 m0 m1 m2 m3 miABC01000111100001111000011110 m0 m1 m

24、2 m3 m4 m5 m6 m7 m0 m1 m2 m3 m4 m5 m6 m7 m12 m13 m14 m15 m8 m9 m10 m11ABCD二二二二变变变变量量量量KK图图图图三三三三变变变变量量量量KK图图图图四四四四变变变变量量量量KK图图图图二二二二、化化化化简简简简步步步步骤骤骤骤1.先将函数变换成与或表达式形式（先将函数变换成与或表达式形式（最小项之和最小项之和最小项之和最小项之和形式形式或者或者简化形式简化形式简化形式简化形式）。）。3.选取化简后的乘积项（简称合并或圈圈）选取化简后的乘积项（简称合并或圈圈）：2.将函数填入相应的卡诺图中，存在的最小项对应的将函数填入相应的

25、卡诺图中，存在的最小项对应的将函数填入相应的卡诺图中，存在的最小项对应的将函数填入相应的卡诺图中，存在的最小项对应的方格填方格填方格填方格填1 1，其它填，其它填，其它填，其它填0 0。化简（画圈）原则：化简（画圈）原则：化简（画圈）原则：化简（画圈）原则：将填将填1的方格全部圈起来的方格全部圈起来圈的圈的数量最少（乘积项最少）数量最少（乘积项最少）数量最少（乘积项最少）数量最少（乘积项最少）圈的圈圈的圈最大最大最大最大（最小项最多）（最小项最多）最小项最小项可重复可重复可重复可重复被圈，但每圈内须有被圈，但每圈内须有新新最小项最小项4.每个圈写出一个乘积项。按取同去异原则每个圈写出一个乘积项

26、。按取同去异原则每个圈写出一个乘积项。按取同去异原则每个圈写出一个乘积项。按取同去异原则。5.最后将全部积项逻辑加即得最简与或表达式。最后将全部积项逻辑加即得最简与或表达式。卡诺图的构成卡诺图的构成346.2逻辑函数及其化简逻辑函数及其化简ABCY00010010010101101001101011011110表表6.2.7 例例6.2.5真值表真值表图图6.2.9 例例6.2.5逻辑函数的卡诺图逻辑函数的卡诺图【例例6.2.5】已知函数的真值表如表已知函数的真值表如表6.2.7所示，试画出所示，试画出Y的卡的卡诺图并写出化简后的逻辑函数表达式诺图并写出化简后的逻辑函数表达式。解：将真值表解：

27、将真值表Y=1对应的最小项分别在卡诺图中对应的对应的最小项分别在卡诺图中对应的方格中填入方格中填入1，其余的方格不填，如图，其余的方格不填，如图6.2.9所示。将取所示。将取值为值为1的相邻小方格圈起来。由于卡诺图是平面结构，因的相邻小方格圈起来。由于卡诺图是平面结构，因此在反映逻辑相邻项时，除了几何位置相邻外，还考虑此在反映逻辑相邻项时，除了几何位置相邻外，还考虑对折原理，即上下左右的最小项都具有相邻关系。因此，对折原理，即上下左右的最小项都具有相邻关系。因此，本题中只有一个大圈。本题中只有一个大圈。356.2逻辑函数及其化简逻辑函数及其化简【例例6.2.6】应用卡诺图化简函数应用卡诺图化简

28、函数 。解：卡诺图如图解：卡诺图如图6.2.10所示，根据图中两个圈可以得出所示，根据图中两个圈可以得出图图6.2.10 例例6.2.6的卡诺图的卡诺图【例例6.2.7】应用卡诺图化简函数应用卡诺图化简函数解：卡诺图如图解：卡诺图如图6.2.11所示，根据图中所示，根据图中3个圈可看出，个圈可看出，3个圈中最小项（即保留圈内个圈中最小项（即保留圈内最小项的相同变量）分别为最小项的相同变量）分别为AB、BC、AC。所以最后得出化简后的逻辑式为。所以最后得出化简后的逻辑式为（2-36）一、二极管与门一、二极管与门YD1D2AB+5V逻辑变量逻辑变量逻辑函数逻辑函数(uD=0.3V )0 0 00

29、1 0 A B Y1 0 01 1 1真值表：真值表：逻辑式：逻辑式：Y=A B逻辑符号逻辑符号&ABY6.3 6.3 逻辑门电路逻辑门电路二、二极管或门二、二极管或门YD1D2AB-12V0 0 00 1 1 A B Y1 0 11 1 1逻辑式：逻辑式：Y=A+B逻辑符号：逻辑符号：ABY真值表：真值表：6.3 6.3 逻辑门电路逻辑门电路（2-38）RRAY+12V三、三极管非门三、三极管非门逻辑式：逻辑式：逻辑符号逻辑符号1AY真值表：真值表：6.3 6.3 逻辑门电路逻辑门电路组合逻辑门是由与门、或门、非门中的全部或若干种结合在组合逻辑门是由与门、或门、非门中的全部或若干种结合在一起

30、构成的逻辑门。一起构成的逻辑门。1.与非门与非门与门在前，非门在后，串联则构成与门在前，非门在后，串联则构成与非门。与非门的真值表和与非运算一与非门。与非门的真值表和与非运算一致，见右表。与非门的逻辑关系和与门致，见右表。与非门的逻辑关系和与门的逻辑关系相反，只有各输入端都是的逻辑关系相反，只有各输入端都是“1”，输出才为，输出才为“0”，输入端只要有，输入端只要有“0”，输出为，输出为“1”。与非门的逻辑符。与非门的逻辑符号如下图所示。与非门是应用最广的门号如下图所示。与非门是应用最广的门电路之一。电路之一。6.3 6.3 逻辑门电路逻辑门电路ABY001011101110Y或门在前，非门在

31、后，串联即可构成或非门。或非门的逻辑或门在前，非门在后，串联即可构成或非门。或非门的逻辑关系为：有关系为：有“1”出出“0”，全，全“0”出出“1”，或非门的输出和或，或非门的输出和或门正好相反，或非门的真值表见下表。或非门的逻辑符号如下图门正好相反，或非门的真值表见下表。或非门的逻辑符号如下图所示。所示。2.或非门或非门6.3 6.3 逻辑门电路逻辑门电路ABY001010100110与门在前，后接或非门，则构成与或非门。与或非门的逻辑符与门在前，后接或非门，则构成与或非门。与或非门的逻辑符号如图所示。若干个与门先分别进行与运算，然后，对与运算的结号如图所示。若干个与门先分别进行与运算，然后

32、，对与运算的结果再进行或非运算。果再进行或非运算。真值表和逻辑符号如下所示，真值表和逻辑符号如下所示，既可为既可为0，也可，也可为为1。3.与或非门与或非门6.3 6.3 逻辑门电路逻辑门电路6.3 6.3 逻辑门电路逻辑门电路解：由逻辑图可以写出逻辑关系式解：由逻辑图可以写出逻辑关系式输出信号输出信号Y的波形如图的波形如图6.3.8所示所示。图图6.3.7例例6.3.1图图图图6.3.8例例6.3.1的的题题解解图图【例例6.3.1】试写出图试写出图6.3.7所示电路的逻辑式，并根据给定的输入波形画所示电路的逻辑式，并根据给定的输入波形画出输出波形出输出波形Y。6.3 6.3 逻辑门电路逻辑

33、门电路6.3.3 TTL门电路TTL门电路是由三极管构成的集成电路，属于双极型器件，具有工作速度快、门电路是由三极管构成的集成电路，属于双极型器件，具有工作速度快、稳定性好、负载能力强等优点，但是功耗较大，工艺复杂，不易做成大规模集稳定性好、负载能力强等优点，但是功耗较大，工艺复杂，不易做成大规模集成电路。这类数字集成门通称为成电路。这类数字集成门通称为TTL集成逻辑门电路。集成逻辑门电路。TTL门电路门电路TTL与非门电路与非门电路三态输出与非门电路三态输出与非门电路+5 VABCT1R1R2T2T3T4T5R3R5R4Y+5 VA B C R1C1B1TTL与非门电路与非门电路多发射极晶体

34、管多发射极晶体管T1 等效电路等效电路6.3 6.3 逻辑门电路逻辑门电路+5 VABCT1R1R2T2T3T4T5R3R5R4Y 设设:uA=0.3 V uB=uC=3.6 V，则，则 UB1=0.3+0.7=1 VRLuY=5 ube3 ube4 uR2=5 0.7 0.7=3.6 V拉电流拉电流UB1=1VuY=3.6 VT2、T5 截止，截止，T3、T4 导通导通Y=1+5 VA B C R1C1B11.输入不全为输入不全为 1+5 VABCT1R1R2T2T3T4T5R3R5R4Y设设 uA=uB=uC=3.6 V，输输入入端端全全部部是是高高电电平平，UB1升升高高，足足以以使使

35、T2、T5 导导通通，uo=0.3 V,Y=0。且且UB1=2.1V，T1 发射结全部反偏。发射结全部反偏。UC2=UCE2+UBE5=0.3+0.7=1 V，使使 T3 导通，导通，T4 截止。截止。灌电流灌电流T1R1+UccUB1=2.1VUC2=1VuY=0.3V+5 VA B C R1C1B12.输入全为输入全为 1集成门电路电气特性及主要参数集成门电路电气特性及主要参数 电压传输特性：电压传输特性：输出电压输出电压uO与输入电压与输入电压uI的关系的关系曲线。曲线。1.1.1.1.曲线分析曲线分析曲线分析曲线分析2022/12/212.2.输入输出电平输入输出电平 (1)输出高电平

36、输出高电平UOH下限典型值为下限典型值为3V。(2)输出低电平输出低电平UOL 上限典型值为上限典型值为0.3V。集成门电路电气特性及主要参数集成门电路电气特性及主要参数 2022/12/2149(3)开门电平开门电平UON一般要求一般要求UON1.8V(4)关门电平关门电平UOFF一般要求一般要求UOFF0.8V 在保证输出为额定低电平的条件下，允许的最小输入高电平在保证输出为额定低电平的条件下，允许的最小输入高电平的数值，称为开门电平的数值，称为开门电平UON。在保证输出为额定高电平的条件下，允许的最大输入低电平的在保证输出为额定高电平的条件下，允许的最大输入低电平的数值，称为关门电平数值

37、，称为关门电平UOFF。集成门电路电气特性及主要参数集成门电路电气特性及主要参数 2022/12/2150(5)阈值电压阈值电压UTH 电压传输特性曲线转折区中点所对应的电压传输特性曲线转折区中点所对应的uI值称为阈值电压值称为阈值电压UTH（又称门槛电平）。通常（又称门槛电平）。通常UTH1.4V。(6)噪声容限（噪声容限（UNL和和UNH）噪声容限也称噪声容限也称抗干扰能力抗干扰能力，它反映门电路在多大的干扰电，它反映门电路在多大的干扰电压下仍能正常工作。压下仍能正常工作。UNL和和UNH越大，电路的抗干扰能力越强。越大，电路的抗干扰能力越强。集成门电路电气特性及主要参数集成门电路电气特性

38、及主要参数 2022/12/2151 低电平噪声容限（低电平正向干扰范围）低电平噪声容限（低电平正向干扰范围）UNL=UOFF-UIL UIL为电路输入低电平的典型值（为电路输入低电平的典型值（0.3V）若若UOFF=0.8V，则有，则有 UNL=0.8-0.3=0.5(V)高电平噪声容限（高电平负向干扰范围）高电平噪声容限（高电平负向干扰范围）UNH=UIH-UON UIH为电路输入高电平的典型值（为电路输入高电平的典型值（3V）若若UON=1.8V，则有，则有 UNH=3-1.8=1.2(V)集成门电路电气特性及主要参数集成门电路电气特性及主要参数 2022/12/2152平均传输延迟时间

39、平均传输延迟时间tpd 平均传输延迟时间平均传输延迟时间tpd表征了门电路的开关速度。表征了门电路的开关速度。tpd=（tpLH+tpHL）/2 TTLTTL与非门的传输延迟时间与非门的传输延迟时间 集成门电路电气特性及主要参数集成门电路电气特性及主要参数 536.3 6.3 逻辑门电路逻辑门电路6.3.4 CMOS门电路MOS门电路由绝缘栅型场效应管组成，由门电路由绝缘栅型场效应管组成，由NMOS和和PMOS两种场效应管组成的互补两种场效应管组成的互补型型MOS电路称为电路称为CMOS门电路。门电路。CMOS电路是一种制造工艺简单、功耗低、抗干扰电路是一种制造工艺简单、功耗低、抗干扰能力强、

40、便于集成的数字集成器件，目前应用非常广泛。能力强、便于集成的数字集成器件，目前应用非常广泛。CMOS门电路门电路CMOS非门电路非门电路CMOS与非门电路与非门电路CMOS或非门电路或非门电路546.3 6.3 逻辑门电路逻辑门电路1CMOS非门电路非门电路CMOSCMOS非门电路又称为非门电路又称为CMOSCMOS反相器。驱动管反相器。驱动管VT1VT1（NN沟道增沟道增强型强型MOSMOS管）和负载管管）和负载管VT2VT2（P P沟道增强型沟道增强型MOSMOS管）形成互补管）形成互补对称结构，其栅极连接输入端对称结构，其栅极连接输入端A A，漏极连接输出端，漏极连接输出端Y Y，衬底与

41、各，衬底与各自的源极相连。自的源极相连。图图6.3.16 CMOS非门电路非门电路 556.3 6.3 逻辑门电路逻辑门电路2CMOS与非门电路与非门电路两输入的两输入的CMOSCMOS与非门电路如与非门电路如图图6.3.176.3.17所示，驱动管所示，驱动管VT1VT1和和VT2VT2是是NMOSNMOS管，在结构上串管，在结构上串联。负载管联。负载管VT3VT3和和VT4VT4采用并采用并联的联的PMOSPMOS管。负载管整体与管。负载管整体与驱动管串联。驱动管串联。VT1VT1和和VT3VT3的栅的栅极相连形成输入端极相连形成输入端A A，VT2VT2和和VT4VT4的栅极相连形成输入

42、端的栅极相连形成输入端B B。图图6.3.17 CMOS与非门电路与非门电路 566.3 6.3 逻辑门电路逻辑门电路3CMOS或非门电路或非门电路两输入的两输入的CMOSCMOS或非门电或非门电路，驱动管路，驱动管VT1VT1和和VT2VT2采采用互相并联的用互相并联的NN沟道增强沟道增强型型MOSMOS管，负载管管，负载管VT3VT3和和VT4VT4采用互相串联的采用互相串联的P P沟沟道道MOSMOS管。管。图图6.3.18 CMOS或非门电路或非门电路576.4 6.4 组合逻辑电路组合逻辑电路组合逻辑电路是由各种逻辑门电路构成的，在组合逻辑电路中，任意时刻的组合逻辑电路是由各种逻辑门

43、电路构成的，在组合逻辑电路中，任意时刻的输出仅仅取决于当前时刻的输入，与电路之前的状态无关，即输出状态与输入状输出仅仅取决于当前时刻的输入，与电路之前的状态无关，即输出状态与输入状态有即时性，电路不具备记忆功能。态有即时性，电路不具备记忆功能。6.4.1 组合逻辑电路的分析组合逻辑电路的分析 组合逻辑电路的分析，就是在给定的逻辑电路的条件下，找出输入和输出组合逻辑电路的分析，就是在给定的逻辑电路的条件下，找出输入和输出端的逻辑函数表达式并化简。其基本步骤是：端的逻辑函数表达式并化简。其基本步骤是：（1）根据逻辑图，从输入到输出逐级写出各个逻辑门电路的逻辑函数表达式；）根据逻辑图，从输入到输出逐

44、级写出各个逻辑门电路的逻辑函数表达式；（2）利用逻辑函数的代数法或卡诺图化简法，对逻辑函数表达式进行化简或）利用逻辑函数的代数法或卡诺图化简法，对逻辑函数表达式进行化简或变换，得到最简逻辑函数表达式；变换，得到最简逻辑函数表达式；（3）根据化简后的表达式列出逻辑真值表；）根据化简后的表达式列出逻辑真值表；（4）由真值表总结概括电路的逻辑功能。）由真值表总结概括电路的逻辑功能。586.4 6.4 组合逻辑电路组合逻辑电路【例例6.4.1】分析图分析图6.4.1所示的所示的 电路的逻辑功能。电路的逻辑功能。解：（解：（1）由逻辑图写出逻辑函数表达式，并化简）由逻辑图写出逻辑函数表达式，并化简从每个

45、门电路的输入端到输出端，依次写出各个逻辑门电路的逻辑函数表从每个门电路的输入端到输出端，依次写出各个逻辑门电路的逻辑函数表达式，最后写出输出与各输入之间的逻辑函数表达式。即达式，最后写出输出与各输入之间的逻辑函数表达式。即 图图6.4.1 例例6.4.1的图的图596.4 6.4 组合逻辑电路组合逻辑电路ABCY00000010010101101000101111011111表表6.4.1例例6.4.1的真的真值值表表（2）由逻辑函数表达式列出真值表，如表）由逻辑函数表达式列出真值表，如表6.4.1所示所示。（3）根据真值表分析电路逻辑功能）根据真值表分析电路逻辑功能从真值表可见，当从真值表可

46、见，当C=1时，时，Y=A；当；当C=0时，时，Y=B。该电路的功能是。该电路的功能是通过控制端通过控制端C的不同状态来选择输入信号，即具有数据选择功能。的不同状态来选择输入信号，即具有数据选择功能。606.4 6.4 组合逻辑电路组合逻辑电路【例例6.4.2】组组合合逻辑电逻辑电路如路如图图6.4.2所示，所示，试试分析其分析其逻辑逻辑功能。功能。图图6.4.2 例例6.4.2的图的图解：（解：（1）由逻辑图写出逻辑函数表达式，并化简）由逻辑图写出逻辑函数表达式，并化简616.4 6.4 组合逻辑电路组合逻辑电路（2）由逻辑函数表达式列出真值表，如表）由逻辑函数表达式列出真值表，如表6.4.

47、2所示。所示。（3）根据真值表分析电路逻辑功能）根据真值表分析电路逻辑功能由表由表6.4.2可见，当输入端可见，当输入端A、B输入值不同时，输出为输入值不同时，输出为1，否则为，否则为0。因此该电路实。因此该电路实现了异或逻辑功能，这种电路称为异或门电路。逻辑式为现了异或逻辑功能，这种电路称为异或门电路。逻辑式为其对应的逻辑符号如图其对应的逻辑符号如图6.4.3所示。所示。ABY000011101110表表6.4.2 例例6.4.2的逻辑真值表的逻辑真值表图图6.4.3 异或门的逻辑符号异或门的逻辑符号 626.4 6.4 组合逻辑电路组合逻辑电路6.4.2 组合逻辑电路的设计组合逻辑电路的设

48、计（3）根据化简后的逻辑函数表达式，选择合适的器件类型，并画出逻）根据化简后的逻辑函数表达式，选择合适的器件类型，并画出逻辑电路图。辑电路图。组合逻辑的设计是分析的组合逻辑的设计是分析的逆过程逆过程，根据给定的逻辑功能要求，设计出实，根据给定的逻辑功能要求，设计出实现这些功能的最佳电路。其现这些功能的最佳电路。其基本步骤基本步骤是：是：（1）根据设计的逻辑功能要求列出真值表；）根据设计的逻辑功能要求列出真值表；（2）通过真值表写出逻辑函数表达式，并化简和变换；）通过真值表写出逻辑函数表达式，并化简和变换；636.4 6.4 组合逻辑电路组合逻辑电路【例例6.4.3】设计一个三人表决的逻辑电路。

49、每人有一电键，如果赞成就按电键，设计一个三人表决的逻辑电路。每人有一电键，如果赞成就按电键，表示表示1；如果不赞成，不按键，表示；如果不赞成，不按键，表示0。表决结果用指示灯表示，如果多数赞成，。表决结果用指示灯表示，如果多数赞成，则指示灯亮，则指示灯亮，Y=1；反之则不亮，；反之则不亮，Y=0。解：（解：（1）分析设计要求，列出真值表，如表）分析设计要求，列出真值表，如表6.4.3所示。所示。ABCY00000010010001111000101111011111 表表6.4.3 例例6.4.3的真值表的真值表646.4 6.4 组合逻辑电路组合逻辑电路（2）根据真值表写出相应的逻辑式）根据

50、真值表写出相应的逻辑式为了获得最简单的设计结果，应该将初步得到的逻辑式进行化简，可得为了获得最简单的设计结果，应该将初步得到的逻辑式进行化简，可得656.4 6.4 组合逻辑电路组合逻辑电路（3）画出逻辑电路图）画出逻辑电路图可通过上述的逻辑式，用与门和或门实现题设的逻辑关系。但是在集成电路中，与非可通过上述的逻辑式，用与门和或门实现题设的逻辑关系。但是在集成电路中，与非门是基本的器件，也可以使用与非门来实现题设的逻辑关系，对应的逻辑式通过两次门是基本的器件，也可以使用与非门来实现题设的逻辑关系，对应的逻辑式通过两次求反并用反演律将逻辑式变换为与非式求反并用反演律将逻辑式变换为与非式图图6.4